3 P- \% F% y8 c' h q* I: c 无论关键信号的数量有多少，首先对这些信号进行布线，手动布线或结合自动布线工具均可。关键信号通常必须通过精心的电路设计才能达到期望的性能。布线完成后，再由有关的工程人员来对这些信号布线进行检查，这个过程相对容易得多。检查通过后，将这些线固定，然后开始对其余信号进行自动布线。 ) X Z, \, N6 E8 l, N
j" U* G7 q% I 6、自动布线 - K3 {# E, ]$ c; p. u' C9 j0 V9 [) Z7 w/ m; @
对关键信号的布线需要考虑在布线时控制一些电参数，比如减小分布电感和EMC等，对于其它信号的布线也类似。所有的EDA厂商都会提供一种方法来控制这些参数。在了解自动布线工具有哪些输入参数以及输入参数对布线的影响后，自动布线的质量在一定程度上可以得到保证。 - W6 R0 r0 c0 e9 D0 {9 f; u6 v; N/ {! P/ ~0 B8 q @
应该采用通用规则来对信号进行自动布线。通过设置限制条件和禁止布线区来限定给定信号所使用的层以及所用到的过孔数量，布线工具就能按照工程师的设计思想来自动布线。如果对自动布线工具所用的层和所布过孔的数量不加限制，自动布线时将会使用到每一层，而且将会产生很多过孔。 3 J& Q# ?, a9 k: g' o
$ I4 @/ k! H" m8 h
在设置好约束条件和应用所创建的规则后，自动布线将会达到与预期相近的结果，当然可能还需要进行一些整理工作，同时还需要确保其它信号和网络布线的空间。在一部分设计完成以后，将其固定下来，以防止受到后边布线过程的影响。 w. l( Z5 v6 d4 ?9 C" Y, j9 x( f! `, N3 k% K
采用相同的步骤对其余信号进行布线。布线次数取决于电路的复杂性和你所定义的通用规则的多少。每完成一类信号后，其余网络布线的约束条件就会减少。但随之而来的是很多信号布线需要手动干预。现在的自动布线工具功能非常强大，通常可完成100%的布线。但是当自动布线工具未完成全部信号布线时，就需对余下的信号进行手动布线。 & v: V- Z- S: G8 `7 b: w
3 e f+ q: q7 h' D& n) J8 y& S
7、自动布线的设计要点包括: 0 j! |& g- k0 o+ N; k2 p: r1 Z; ~$ h) |7 ]6 `% e. q
7.1 略微改变设置，试用多种路径布线； `2 A5 Q2 _! ]( Z 7.2 保持基本规则不变，试用不同的布线层、不同的印制线和间隔宽度以及不同线宽、不同类型的过孔如盲孔、埋孔等，观察这些因素对设计结果有何影响； : Y5 O" C0 c# o) W: b9 Q+ z8 Z 7.3让布线工具对那些默认的网络根据需要进行处理； 2 X6 v" d( z% m9 D0 H H4 L 7.4信号越不重要，自动布线工具对其布线的自由度就越大。 . M" o/ j# \! C6 r) h' i3 Q
c0 h' q/ {+ f
8、布线的整理 2 g& Q' k: K3 u1 z. j3 O; z& _
* O: ?- s+ d5 Z/ q9 P 如果你所使用的EDA工具软件能够列出信号的布线长度，检查这些数据，你可能会发现一些约束条件很少的信号布线的长度很长。这个问题比较容易处理，通过手动编辑可以缩短信号布线长度和减少过孔数量。在整理过程中，你需要判断出哪些布线合理，哪些布线不合理。同手动布线设计一样，自动布线设计也能在检查过程中进行整理和编辑。 ! X7 @; i- o: I6 `! N: a4 C3 L3 A $ l( [" v( w) Z 9、电路板的外观 1 B7 r7 h8 b) _1 g; A! w & p7 r: M& q9 Z2 U2 s 以前的设计常常注意电路板的视觉效果，现在不一样了。自动设计的电路板不比手动设计的美观，但在电子特性上能满足规定的要求，而且设计的完整性能得到保证9 a( w0 a# B& y$ t; x% k$ n
* V! o! O1 ?0 B- J% k; a第三篇 & x9 Z. O( G8 }. B) }" |& T) wPROTEL技术大全 . E: _" H8 s. X' i, v9 Z 1 v3 ?9 q3 h+ U! s( ^, D. ?& E7 A/ Z( d1 m/ Z* I6 d+ X/ x8 x
) I) r" X. F j4 X+ q/ E" L: w1.原理图常见错误： ! w. y' P4 M" Z* a+ N) ~6 _: S6 L （1）ERC报告管脚没有接入信号：+ P6 ^7 G' e5 M. V5 z; m6 h
a. 创建封装时给管脚定义了I/O属性；+ {; Y7 T% m0 U. w
b.创建元件或放置元件时修改了不一致的grid属性，管脚与线没有连上；9 g+ V" Z8 l0 I1 P3 a0 a
c. 创建元件时pin方向反向，必须非pin name端连线。/ W( |/ a' F' `3 {; \. V
（2）元件跑到图纸界外：没有在元件库图表纸中心创建元件。 0 b0 k4 c% _7 r- `( Y' @8 G' S （3）创建的工程文件网络表只能部分调入pcb：生成netlist时没有选择为global。 ! j6 [' P" r$ G; I) ? （4）当使用自己创建的多部分组成的元件时，千万不要使用annotate.# v* h, c4 J( p6 F; I
2.PCB中常见错误： * a2 v9 p; E8 S （1）网络载入时报告NODE没有找到：( q% J3 j* J) I+ {* m3 q7 u
a. 原理图中的元件使用了pcb库中没有的封装； ; d; {9 s! [2 w, G- k5 w+ [
b. 原理图中的元件使用了pcb库中名称不一致的封装；+ R7 {& B- d; N& E3 n1 O
c. 原理图中的元件使用了pcb库中pin number不一致的封装。如三极管：sch中pin number 为e,b,c, 而pcb中为1，2，3。9 P% j) I0 A" n
（2）打印时总是不能打印到一页纸上： 8 j6 \; @% l: \% e, b a. 创建pcb库时没有在原点； 9 i9 h& e; A0 o+ C" @. W; M
b. 多次移动和旋转了元件，pcb板界外有隐藏的字符。选择显示所有隐藏的字符， 缩小pcb, 然后移动字符到边界内。7 B+ w n" e: k9 g6 j9 B
（3）DRC报告网络被分成几个部分： $ `7 I, ]+ v& T9 F 表示这个网络没有连通，看报告文件，使用选择CONNECTED COPPER查找。$ [2 _6 [, W# P4 P$ s& E! V
另外提醒朋友尽量使用WIN2000, 减少蓝屏的机会；多几次导出文件，做成新的DDB文件，减少文件尺寸和PROTEL僵死的机会。如果作较复杂得设计，尽量不要使用自动布线。 ' }% s! F( h( K( Z/ Q" s9 j' Q4 Q( G) Z1 G) v
在PCB设计中，布线是完成产品设计的重要步骤，可以说前面的准备工作都是为它而做的， 在整个PCB中，以布线的设计过程限定最高，技巧最细、工作量最大。PCB布线有单面布线、 双面布线及多层布线。布线的方式也有两种：自动布线及交互式布线，在自动布线之前， 可以用交互式预先对要求比较严格的线进行布线，输入端与输出端的边线应避免相邻平行， 以免产生反射干扰。必要时应加地线隔离，两相邻层的布线要互相垂直，平行容易产生寄生耦合。 7 G/ f0 L/ q: { 1 E0 b f' g$ |! I自动布线的布通率，依赖于良好的布局，布线规则可以预先设定， 包括走线的弯曲次数、导通孔的数目、步进的数目等。一般先进行探索式布经线，快速地把短线连通， 然后进行迷宫式布线，先把要布的连线进行全局的布线路径优化，它可以根据需要断开已布的线。 并试着重新再布线，以改进总体效果。, h/ N1 |. I# [( O2 [
5 L; u0 r9 U& @
对目前高密度的PCB设计已感觉到贯通孔不太适应了， 它浪费了许多宝贵的布线通道，为解决这一矛盾，出现了盲孔和埋孔技术，它不仅完成了导通孔的作用， 还省出许多布线通道使布线过程完成得更加方便，更加流畅，更为完善，PCB 板的设计过程是一个复杂而又简单的过程，要想很好地掌握它，还需广大电子工程设计人员去自已体会， 才能得到其中的真谛。( s5 E5 W4 x6 l' w" J
0 j8 K, j; |+ i- L- {6 P; a
1 电源、地线的处理 7 O+ u$ ?( _9 \ 4 C" M3 L4 T9 D% i. Z% Q/ t# l既使在整个PCB板中的布线完成得都很好，但由于电源、 地线的考虑不周到而引起的干扰，会使产品的性能下降，有时甚至影响到产品的成功率。所以对电、 地线的布线要认真对待，把电、地线所产生的噪音干扰降到最低限度，以保证产品的质量。% } Z5 O' b* p* F; I: C
& c: A' |. I, w
对每个从事电子产品设计的工程人员来说都明白地线与电源线之间噪音所产生的原因， 现只对降低式抑制噪音作以表述：+ n i8 V3 |$ E- R! `
7 N0 P: T/ p- O$ c2 r
众所周知的是在电源、地线之间加上去耦电容。% j0 s! d, U: D- k' [
尽量加宽电源、地线宽度，最好是地线比电源线宽，它们的关系是：地线＞电源线＞信号线，通常信号线宽为：0.2～0.3mm,最经细宽度可达0.05～0.07mm,电源线为1.2～2.5 mm ' \9 z+ g0 D/ |6 {$ X9 U对数字电路的PCB可用宽的地导线组成一个回路, 即构成一个地网来使用(模拟电路的地不能这样使用)) j) I0 b( y* B5 }& }4 y& R3 t
用大面积铜层作地线用,在印制板上把没被用上的地方都与地相连接作为地线用。或是做成多层板，电源，地线各占用一层。1 K% K, B( q# |3 B3 M$ P8 H F
2、数字电路与模拟电路的共地处理 . ?3 s* P: _7 A+ ]7 O! _$ B9 j$ ]
现在有许多PCB不再是单一功能电路（数字或模拟电路），而是由数字电路和模拟电路混合构成的。因此在布线时就需要考虑它们之间互相干扰问题，特别是地线上的噪音干扰。 0 F. ~ u" e) ?9 @3 L, b数字电路的频率高，模拟电路的敏感度强，对信号线来说，高频的信号线尽可能远离敏感的模拟电路器件，对地线来说，整人PCB对外界只有一个结点，所以必须在PCB内部进行处理数、模共地的问题，而在板内部数字地和模拟地实际上是分开的它们之间互不相连，只是在PCB与外界连接的接口处（如插头等）。数字地与模拟地有一点短接，请注意，只有一个连接点。也有在PCB上不共地的，这由系统设计来决定。 " X! c2 g3 u W+ V* o, c% Q6 g" j 0 y, D: J* M# |4 @- a6 }6 m3、信号线布在电（地）层上5 Y0 b9 i) {5 Z Z$ U2 P+ Y, y2 V
1 S- C9 U8 P7 R! t2 Q- w
在多层印制板布线时，由于在信号线层没有布完的线剩下已经不多，再多加层数就会造成浪费也会给生产增加一定的工作量，成本也相应增加了，为解决这个矛盾，可以考虑在电（地）层上进行布线。首先应考虑用电源层，其次才是地层。因为最好是保留地层的完整性。 , b* d3 v' N0 D7 H, y4 ]% K: Z' p' \: F
4、大面积导体中连接腿的处理 $ o% Q n/ L- O* ? K+ Q2 W7 r! u( V3 h( k
在大面积的接地（电）中，常用元器件的腿与其连接，对连接腿的处理需要进行综合的考虑，就电气性能而言，元件腿的焊盘与铜面满接为好，但对元件的焊接装配就存在一些不良隐患如：①焊接需要大功率加热器。②容易造成虚焊点。所以兼顾电气性能与工艺需要，做成十字花焊盘，称之为热隔离（heat shield）俗称热焊盘（Thermal），这样，可使在焊接时因截面过分散热而产生虚焊点的可能性大大减少。多层板的接电（地）层腿的处理相同。 5 t2 B' y5 I Y; o- a0 m, S: D( Y2 \: N) _8 g; G% c; Q
5、布线中网络系统的作用 ; h9 r I+ x* t! u$ w/ y% V* H" p( n' p0 T" b0 W
在许多CAD系统中，布线是依据网络系统决定的。网格过密，通路虽然有所增加，但步进太小，图场的数据量过大，这必然对设备的存贮空间有更高的要求，同时也对象计算机类电子产品的运算速度有极大的影响。而有些通路是无效的，如被元件腿的焊盘占用的或被安装孔、定们孔所占用的等。网格过疏，通路太少对布通率的影响极大。所以要有一个疏密合理的网格系统来支持布线的进行。. T( y9 Q% H5 v. ^+ s1 ^' V
. ~- Q4 I: Z4 J d5 G m
标准元器件两腿之间的距离为0.1英寸(2.54mm),所以网格系统的基础一般就定为0.1英寸(2.54 mm)或小于0.1英寸的整倍数，如：0.05英寸、0.025英寸、0.02英寸等。 l- n R$ V' L4 q% [, I ( e0 N7 [1 i. b; T% D* B6、设计规则检查（DRC）" f2 R' a. J. Q" I) E% v
2 \4 l" Y! P W1 z
布线设计完成后，需认真检查布线设计是否符合设计者所制定的规则，同时也需确认所制定的规则是否符合印制板生产工艺的需求，一般检查有如下几个方面： : O/ q( I; s, |, j! `! \, m% r# S3 U: t; q: `$ a
线与线，线与元件焊盘，线与贯通孔，元件焊盘与贯通孔，贯通孔与贯通孔之间的距离是否合理，是否满足生产要求。 / v9 F- D2 A) m* c; ]电源线和地线的宽度是否合适，电源与地线之间是否紧耦合（低的波阻抗）？在PCB中是否还有能让地线加宽的地方。& T$ `& R9 K7 A1 u3 o$ K) H1 o
对于关键的信号线是否采取了最佳措施，如长度最短，加保护线，输入线及输出线被明显地分开。; V; o2 c0 X7 h1 T- i
模拟电路和数字电路部分，是否有各自独立的地线。 ; U. h% T: X) y+ {/ |; v5 S3 v' {后加在PCB中的图形（如图标、注标）是否会造成信号短路。. v7 c d. f& [! x' e6 n, R
对一些不理想的线形进行修改。2 M7 z. s" Y) t+ H# w2 A
在PCB上是否加有工艺线？阻焊是否符合生产工艺的要求，阻焊尺寸是否合适，字符标志是否压在器件焊盘上，以免影响电装质量。 6 z) g$ Y) `$ A! d. m多层板中的电源地层的外框边缘是否缩小，如电源地层的铜箔露出板外容易造成短路。概述 " Q) n% X- r6 k: \1 h/ T本文档的目的在于说明使用PADS的印制板设计软件PowerPCB进行印制板设计的流程和一些注意事项，为一个工作组的设计人员提供设计规范，方便设计人员之间进行交流和相互检查。) C# E3 i( \/ |/ Y0 C$ B
( S- ?! ]" O5 H: @8 Q1 ]6 g
2、设计流程 . R0 Q7 Z& t& d; {, l6 \* ` ZPCB的设计流程分为网表输入、规则设置、元器件布局、布线、检查、复查、输出六个步骤. & k- u5 M8 i5 {- |2.1 网表输入 : L; L" t# l. j% a# p 网表输入有两种方法，一种是使用PowerLogic的OLE PowerPCB Connection功能，选择Send Netlist，应用OLE功能，可以随时保持原理图和PCB图的一致，尽量减少出错的可能。另一种方法是直接在PowerPCB中装载网表，选择File->Import，将原理图生成的网表输入进来。 ; g+ K/ Q- D, P4 f3 s2.2 规则设置 % f6 H) s* g0 F如果在原理图设计阶段就已经把PCB的设计规则设置好的话，就不用再进行设置5 ]$ @ z9 l( m3 l
这些规则了，因为输入网表时，设计规则已随网表输入进PowerPCB了。如果修改了设计规则，必须同步原理图，保证原理图和PCB的一致。除了设计规则和层定义外，还有一些规则需要设置，比如Pad Stacks，需要修改标准过孔的大小。如果设计者新建了一个焊盘或过孔，一定要加上Layer 25。4 u c; O8 I# n' f& t3 q3 ^* y
注意：; a0 H$ ^% X: p
PCB设计规则、层定义、过孔设置、CAM输出设置已经作成缺省启动文件，名称为Default.stp，网表输入进来以后，按照设计的实际情况，把电源网络和地分配给电源层和地层，并设置其它高级规则。在所有的规则都设置好以后，在PowerLogic中，使用OLE PowerPCB Connection的Rules From PCB功能，更新原理图中的规则设置，保证原理图和PCB图的规则一致。/ h+ K! A3 b$ Y; O7 @! r5 a
7 R) c( q0 C8 }! Y; P" U; S
2.3 元器件布局 7 @3 Y3 Y$ s- O( l网表输入以后，所有的元器件都会放在工作区的零点，重叠在一起，下一步的工作就是把这些元器件分开，按照一些规则摆放整齐，即元器件布局。PowerPCB提供了两种方法，手工布局和自动布局。2.3.1 手工布局( M0 z& X' X. v. i
1. 工具印制板的结构尺寸画出板边（Board Outline）。: @6 g* k, }6 I* t& Z
2. 将元器件分散（Disperse Components），元器件会排列在板边的周围。6 Y" U3 F8 b: x0 v8 R t$ _! Q: r
3. 把元器件一个一个地移动、旋转，放到板边以内，按照一定的规则摆放整齐。8 c& H( q1 o* ? t6 t/ o
2.3.2 自动布局 - ?) _7 \1 F J- X: n PowerPCB提供了自动布局和自动的局部簇布局，但对大多数的设计来说，效果并不理想，不推荐使用。2.3.3 注意事项- m" W+ }" W8 _- r* G
a. 布局的首要原则是保证布线的布通率，移动器件时注意飞线的连接，把有连线关系的器件放在一起' |1 b( b$ F# h- {; ~- Q. }
b. 数字器件和模拟器件要分开，尽量远离% b p) I- b; }# P
c. 去耦电容尽量靠近器件的VCC 5 o0 w& v( V2 ]& ^- d( g% Od. 放置器件时要考虑以后的焊接，不要太密集$ {% ?8 l; R# S& s) ]
e. 多使用软件提供的Array和Union功能，提高布局的效率 , u7 S. I- B* i$ @' c* Z* I3 F8 C; { 8 {3 v$ p0 O+ ?' f2.4 布线 ' {- w6 I/ d' J; H ?7 b 布线的方式也有两种，手工布线和自动布线。PowerPCB提供的手工布线功能十分强大，包括自动推挤、在线设计规则检查（DRC），自动布线由Specctra的布线引擎进行，通常这两种方法配合使用，常用的步骤是手工—自动—手工。4 b, d1 o, X2 s$ V" n. m2 y, w
2.4.1 手工布线% b; E( A( N: C; y" q
1. 自动布线前，先用手工布一些重要的网络，比如高频时钟、主电源等，这些网络往往对走线距离、线宽、线间距、屏蔽等有特殊的要求；另外一些特殊封装，如BGA，自动布线很难布得有规则，也要用手工布线。 " H( e- z. m: F! [2. 自动布线以后，还要用手工布线对PCB的走线进行调整。9 x+ Y. w9 z. p: W: H$ n
2.4.2 自动布线, [9 q1 y/ g5 s8 t4 ~' x) g: }
手工布线结束以后，剩下的网络就交给自动布线器来自布。选择Tools->SPECCTRA，启动Specctra布线器的接口，设置好DO文件，按Continue就启动了Specctra布线器自动布线，结束后如果布通率为100%，那么就可以进行手工调整布线了；如果不到100%，说明布局或手工布线有问题，需要调整布局或手工布线，直至全部布通为止。 ! P9 P: b& p7 F+ R: V* H( p % y. K; r& S! B7 Q- X/ r) j2.4.3 注意事项 0 N2 @# s' d# e7 ?( p( Ta. 电源线和地线尽量加粗% I3 ]7 y# s' l" [# N. S7 H
b. 去耦电容尽量与VCC直接连接 : x. R0 w, a0 Q. }/ O2 w) v' mc. 设置Specctra的DO文件时，首先添加Protect all wires命令，保护手工布的线不被自动布线器重布 6 E" f, L- H$ V' Cd. 如果有混合电源层，应该将该层定义为Split/mixed Plane，在布线之前将其分割，布完线之后，使用Pour Manager的Plane Connect进行覆铜 ; B. n% m( ?- He. 将所有的器件管脚设置为热焊盘方式，做法是将Filter设为Pins，选中所有的管脚，修改属性，在Thermal选项前打勾) q$ T, _( _4 v4 ~+ Y# l8 G
f. 手动布线时把DRC选项打开，使用动态布线（Dynamic Route）: j0 ~ ?/ g2 i2 `! a
/ Z" l. P% ~. L) e: j
2.5 检查) C o0 J0 w \8 i
检查的项目有间距（Clearance）、连接性（Connectivity）、高速规则（High Speed）和电源层（Plane），这些项目可以选择Tools->Verify Design进行。如果设置了高速规则，必须检查，否则可以跳过这一项。检查出错误，必须修改布局和布线。 2 l: Q% L$ d. [2 k注意：8 _# `; l; b- e$ N0 P
有些错误可以忽略，例如有些接插件的Outline的一部分放在了板框外，检查间距时会出错；另外每次修改过走线和过孔之后，都要重新覆铜一次。 6 R; ?6 p/ V% i H: G% k2.6 复查 ' M0 \1 l: @* T 复查根据“PCB检查表”，内容包括设计规则，层定义、线宽、间距、焊盘、过孔设置；还要重点复查器件布局的合理性，电源、地线网络的走线，高速时钟网络的走线与屏蔽，去耦电容的摆放和连接等。复查不合格，设计者要修改布局和布线，合格之后，复查者和设计者分别签字。 $ ^( ?: I4 p _' O" C1 M& B% B9 d) {" m5 C9 Y0 s
2.7 设计输出 1 K4 e' \: [. e$ ~ PCB设计可以输出到打印机或输出光绘文件。打印机可以把PCB分层打印，便于设计者和复查者检查；光绘文件交给制板厂家，生产印制板。光绘文件的输出十分重要，关系到这次设计的成败，下面将着重说明输出光绘文件的注意事项。 + z) d% N- d% D: |7 X W. ~" Z, xa. 需要输出的层有布线层（包括顶层、底层、中间布线层）、电源层（包括VCC层和GND层）、丝印层（包括顶层丝印、底层丝印）、阻焊层（包括顶层阻焊和底层阻焊），另外还要生成钻孔文件（NC Drill） 1 C* p1 V; X/ M" J" S0 Z% C' {7 Jb. 如果电源层设置为Split/Mixed，那么在Add Document窗口的Document项选择Routing，并且每次输出光绘文件之前，都要对PCB图使用Pour Manager的Plane Connect进行覆铜；如果设置为CAM Plane，则选择Plane，在设置Layer项的时候，要把Layer25加上，在Layer25层中选择Pads和Viasc. 在设备设置窗口（按Device Setup），将Aperture的值改为199 6 \. e" X2 @% U+ |: qd. 在设置每层的Layer时，将Board Outline选上; }3 H ], V, k4 K& m/ b
e. 设置丝印层的Layer时，不要选择Part Type，选择顶层（底层）和丝印层的Outline、Text、Line . K7 M3 h# p6 rf. 设置阻焊层的Layer时，选择过孔表示过孔上不加阻焊，不选过孔表示家阻焊，视具体情况确定- t: h) G9 f) [% a
g. 生成钻孔文件时，使用PowerPCB的缺省设置，不要作任何改动 0 _4 h' Z- Q& S, N& }+ x( hh. 所有光绘文件输出以后，用CAM350打开并打印，由设计者和复查者根据“PCB检查表”检查 , G, O% b$ [; f1 y/ b# p+ c 过孔（via）是多层PCB的重要组成部分之一，钻孔的费用通常占PCB制板费用的30%到40%。简单的说来，PCB上的每一个孔都可以称之为过孔。从作用上看，过孔可以分成两类：一是用作各层间的电气连接；二是用作器件的固定或定位。如果从工艺制程上来说，这些过孔一般又分为三类，即盲孔(blind via)、埋孔(buried via)和通孔(through via)。盲孔位于印刷线路板的顶层和底层表面，具有一定深度，用于表层线路和下面的内层线路的连接，孔的深度通常不超过一定的比率(孔径)。埋孔是指位于印刷线路板内层的连接孔，它不会延伸到线路板的表面。上述两类孔都位于线路板的内层，层压前利用通孔成型工艺完成，在过孔形成过程中可能还会重叠做好几个内层。第三种称为通孔，这种孔穿过整个线路板，可用于实现内部互连或作为元件的安装定位孔。由于通孔在工艺上更易于实现，成本较低，所以绝大部分印刷电路板均使用它，而不用另外两种过孔。以下所说的过孔，没有特殊说明的，均作为通孔考虑。, {1 D! \, f' l# l$ h* B" [7 S
从设计的角度来看，一个过孔主要由两个部分组成，一是中间的钻孔（drill hole）,二是钻孔周围的焊盘区，见下图。这两部分的尺寸大小决定了过孔的大小。很显然，在高速,高密度的PCB设计时，设计者总是希望过孔越小越好，这样板上可以留有更多的布线空间，此外，过孔越小，其自身的寄生电容也越小，更适合用于高速电路。但孔尺寸的减小同时带来了成本的增加，而且过孔的尺寸不可能无限制的减小，它受到钻孔(drill)和电镀（plating）等工艺技术的限制：孔越小，钻孔需花费的时间越长，也越容易偏离中心位置；且当孔的深度超过钻孔直径的6倍时，就无法保证孔壁能均匀镀铜。比如，现在正常的一块6层PCB板的厚度（通孔深度）为50Mil左右，所以PCB厂家能提供的钻孔直径最小只能达到8Mil。) ?& N) B6 x# z- H; |8 N4 }$ U
8 a& h( P" v: L$ Q
二、过孔的寄生电容 - D6 `; |4 [* F! N- ~过孔本身存在着对地的寄生电容，如果已知过孔在铺地层上的隔离孔直径为D2,过孔焊盘的直径为D1,PCB板的厚度为T,板基材介电常数为ε,则过孔的寄生电容大小近似于： 5 O# s5 s! ~ ?# ?% ~; R! uC=1.41εTD1/(D2-D1)) l; W" i* Y' d; d" B5 Z) _# t. g, L
过孔的寄生电容会给电路造成的主要影响是延长了信号的上升时间，降低了电路的速度。举例来说，对于一块厚度为50Mil的PCB板，如果使用内径为10Mil，焊盘直径为20Mil的过孔，焊盘与地铺铜区的距离为32Mil,则我们可以通过上面的公式近似算出过孔的寄生电容大致是：C=1.41x4.4x0.050x0.020/(0.032-0.020)=0.517pF，这部分电容引起的上升时间变化量为：T10-90=2.2C(Z0/2)=2.2x0.517x(55/2)=31.28ps 。从这些数值可以看出，尽管单个过孔的寄生电容引起的上升延变缓的效用不是很明显，但是如果走线中多次使用过孔进行层间的切换，设计者还是要慎重考虑的。 " m; U6 S7 M! r- Z$ W6 D9 V ! D& p( j2 m. n6 K三、过孔的寄生电感1 \# ^1 z1 P0 h5 S' H% \/ \1 I
同样，过孔存在寄生电容的同时也存在着寄生电感，在高速数字电路的设计中，过孔的寄生电感带来的危害往往大于寄生电容的影响。它的寄生串联电感会削弱旁路电容的贡献，减弱整个电源系统的滤波效用。我们可以用下面的公式来简单地计算一个过孔近似的寄生电感： " X2 n7 k0 E7 n1 c0 xL=5.08h[ln(4h/d)+1]其中L指过孔的电感，h是过孔的长度，d是中心钻孔的直径。从式中可以看出，过孔的直径对电感的影响较小，而对电感影响最大的是过孔的长度。仍然采用上面的例子，可以计算出过孔的电感为：L=5.08x0.050[ln(4x0.050/0.010)+1]=1.015nH 。如果信号的上升时间是1ns，那么其等效阻抗大小为：XL=πL/T10-90=3.19Ω。这样的阻抗在有高频电流的通过已经不能够被忽略，特别要注意，旁路电容在连接电源层和地层的时候需要通过两个过孔，这样过孔的寄生电感就会成倍增加。 : A$ `! [$ _' f5 Y1 c* l) i r/ [+ j6 p
四、高速PCB中的过孔设计 * [7 C. k! K$ d/ n+ o6 F$ R5 m( p通过上面对过孔寄生特性的分析，我们可以看到，在高速PCB设计中，看似简单的过9 \0 e8 G3 D/ {' [% ~9 A
孔往往也会给电路的设计带来很大的负面效应。为了减小过孔的寄生效应带来的不利影响，在设计中可以尽量做到：: E- z' d7 t7 e) s ] H
1、从成本和信号质量两方面考虑，选择合理尺寸的过孔大小。比如对6-10层的内 + B' c' T3 M7 F8 \存模块PCB设计来说，选用10/20Mil（钻孔/焊盘）的过孔较好，对于一些高密度的小尺寸的板子，也可以尝试使用8/18Mil的过孔。目前技术条件下，很难使用更小尺寸的过孔了。对于电源或地线的过孔则可以考虑使用较大尺寸，以减小阻抗。6 i! E6 P# o0 |1 |
2、上面讨论的两个公式可以得出，使用较薄的PCB板有利于减小过孔的两种寄 9 w$ Z5 B, B: c8 [生参数。 / ] `1 A, c1 c5 L- J! ^; z3、PCB板上的信号走线尽量不换层，也就是说尽量不要使用不必要的过孔。 2 H! [( D) H8 p! B" _8 s5 `4 b4、电源和地的管脚要就近打过孔，过孔和管脚之间的引线越短越好，因为它们会$ Y+ |0 Z9 ?$ }1 S
导致电感的增加。同时电源和地的引线要尽可能粗，以减少阻抗。0 }9 I' `+ w B
5、在信号换层的过孔附近放置一些接地的过孔，以便为信号提供最近的回路。甚至可以在PCB板上大量放置一些多余的接地过孔。当然，在设计时还需要灵活多变。前面讨论的过孔模型是每层均有焊盘的情况，也有的时候，我们可以将某些层的焊盘减小甚至去掉。特别是在过孔密度非常大的情况下，可能会导致在铺铜层形成一个隔断回路的断槽，解决这样的问题除了移动过孔的位置，我们还可以考虑将过孔在该铺铜层的焊盘尺寸减小。7 G: m7 i' N5 T) w0 S" d7 e }6 S
/ N; U" t& u1 S8 f: Y" E! O6 A3 J3 ~+ a. f! f7 } M
问：从WORD文件中拷贝出来的符号，为什么不能够在PROTEL中正常显示 % P+ i/ W" E. {' A* f* m7 H复：请问你是在SCH环境,还是在PCB环境,在PCB环境是有一些特殊字符不能显示,因为那时保留字. * A0 {# @( q6 q% s$ X0 n3 @. M- f2 W9 \; P) v
问：net名与port同名，pcb中可否连接, R/ T3 Y6 z2 Z: C) @- g
答复：可以,PROTEL可以多种方式生成网络,当你在在层次图中以port-port时,每张线路图可以用相同的NET名,它们不会因网络名是一样而连接.但请不要使用电源端口,因为那是全局的./ F+ K c/ r; p+ b8 S
( b e4 G: f- U) N6 ?# V问：:请问在PROTEL99SE中导入PADS文件， 为何焊盘属性改了 $ `1 Z2 ]2 @ K7 u3 g S4 g复：这多是因为两种软件和每种版本之间的差异造成，通常做一下手工体调整就可以了。 u7 j) o; w( U/ J; r( e9 T0 y: Z. I) [6 L( T J5 K
问：请问杨大虾：为何通过软件把power logic的原理图转化成protel后，在protel中无法进行属性修改，只要一修改，要不不现实，要不就是全显示属性？谢谢！ 4 x* _- ~1 S2 g% f% V2 P复：如全显示，可以做一个全局性编辑，只显示希望的部分。 - E" r7 F/ {9 J1 @2 U7 {9 H" @" a% \/ Y9 }! Z Z) s8 @+ n. n3 d
问：请教铺銅的原则？" ~ O8 Y, q% l5 z7 I" W) W* f
复：铺銅一般应该在你的安全间距的2倍以上.这是LAYOUT的常规知识.3 {& p9 l% o' R" H r
8 A9 J& }/ q: p3 v( t5 w) o& l
问：请问Potel DXP在自动布局方面有无改进?导入封装时能否根据原理图的布局自动排开? ' D4 Q6 e) f; s+ c" }7 t$ w+ u复：PCB布局与原理图布局没有一定的内在必然联系，故此，Potel DXP在自动布局时不会根据原理图的布局自动排开。（根据子图建立的元件类，可以帮助PCB布局依据原理图的连接）。 1 M* [- d+ A1 K, U' p$ p+ C1 [ ^( ^* d9 E/ X( O/ g5 _
问：请问信号完整性分析的资料在什么地方购买6 ` U- s' L# r( H0 A0 e
复：Protel软件配有详细的信号完整性分析手册。0 g! a* ~ |, s' u/ K' N/ k
) X! \" u- p k! H# ~
问：为何铺铜，文件哪么大？有何方法？, I" ^# |! V" s6 z
复：铺铜数据量大可以理解。但如果是过大，可能是您的设置不太科学。- q7 p+ J$ ?& Z; o6 B; g3 i" B
1 O- m- u0 o5 u6 v$ C" c
问：有什么办法让原理图的图形符号可以缩放吗？ . G7 y. V( B/ n6 T复：不可以。 ; \3 o4 |0 f# |. {) m a6 S! z. M9 N) F* r: o' ?/ k/ Z8 \% d( e
问：PROTEL仿真可进行原理性论证，如有详细模型可以得到好的结果 ' c2 E! N9 x, v1 n% v7 ~5 t* u* U: P% p复：PROTEL仿真完全兼容Spice模型，可以从器件厂商处获得免费Spice模型，进行仿真。PROTEL也提供建模方法，具有专业仿真知识，可建立有效的模型。% ^6 U4 T8 ?5 G1 {) |
2 y) S) W/ A8 ?) P- z3 B% g问：99SE中如何加入汉字，如果汉化后好象少了不少东西！ 3-28 14:17:0 但确实少了不少功能！ / Q$ u6 N* p. g6 g复：可能是汉化的版本不对。- X }( ^- x' z+ v2 N
9 n, h; T7 k! I; f6 f; Y8 b* Z
问：如何制作一个孔为2*4MM 外径为6MM的焊盘? 0 b0 d6 T7 s6 O, T复：在机械层标注方孔尺寸。与制版商沟通具体要求。 % r: [4 [* a# N# t ( `. T8 l6 H/ \. ?* m问：我知道，但是在内电层如何把电源和地与内电层连接。没有网络表，如果有网络表就没有问题了 ( c& d. s& ^7 o复：利用from-to类生成网络连接 M: u& B, A3 P" w% O6 u) Z5 V: ]5 [ i0 Q, X
问：还想请教一下99se中椭圆型焊盘如何制作？放置连续焊盘的方法不可取，线路板厂家不乐意。可否在下一版中加入这个设置项？8 q* J4 y+ s) i8 G$ F# Q7 I Y" I
复：在建库元件时，可以利用非焊盘的图素形成所要的焊盘形状。在进行PCB设计时使其具有相同网络属性。我们可以向Protel公司建议。. T3 W6 w( b' a) z) C
' s# e7 O* \4 ~) \* F+ }
问：如何免费获取以前的原理图库和pcb库 # v; _1 F9 E, o( {4 O, a7 C' m复：那你可以的WWW.PROTEL.COM下载 2 ]" n# u; }, @0 D+ F* j2 S' q" W3 ~+ p# o7 G1 X( [4 D! O+ X- t
问：刚才本人提了个在覆铜上如何写上空心(不覆铜)的文字,专家回答先写字,再覆铜,然后册除字,可是本人试了一下,删除字后,空的没有,被覆铜 覆盖了,请问专家是否搞错了,你能不能试一下 * @! w( U6 R* U复：字必须用PROTEL99SE提供的放置中文的办法，然后将中文（英文）字解除元件，（因为那是一个元件）将安全间距设置成1MIL，再覆铜，然后移动覆铜，程序会询问是否重新覆铜，回答NO。, j) F" g6 {0 E+ F( U- p& \
" X: D& c3 T5 Q$ v& L0 Z问：画原理图时，如何元件的引脚次序？6 X& D! F3 ~, o9 U, V# f) S
复：原理图建库时，有强大的检查功能，可以检查序号，重复，缺漏等。也可以使用阵列排放的功能，一次性放置规律性的引脚。 6 o( ?1 e! j' w: D6 [& N J) \% n" c% a* ~$ s2 u
问：protel99se6自动布线后，在集成块的引脚附近会出现杂乱的走线，像毛刺一般，有时甚至是三角形的走线，需要进行大量手工修正，这种问题怎么避免？7 F, R. M. f- D4 q
复：合理设置元件网格，再次优化走线。 9 ?5 \2 L0 K- ^3 y, u # R; P b) X5 }" M0 u/ j1 i9 l% b问：用PROTEL画图，反复修改后，发现文件体积非常大（虚肿），导出后再导入就小了许多。为什么？？有其他办法为文件瘦身吗？ & _% c# I% ]( \1 V7 ]复：其实那时因为PROTEL的铺铜是线条组成的原因造成的，因知识产权问题，不能使用PADS里的“灌水”功能，但它有它的好处，就是可以自动删除“死铜”。致与文件大，你用WINZIP压缩一下就很小。不会影响你的文件发送。 h, m, `0 a! G( M! w2 N1 p) T. Z6 n1 `& U
问：请问：在同一条导线上，怎样让它不同部分宽度不一样，而且显得连续美观？谢谢！, G/ j2 h+ w) w9 u6 H# A0 l0 O% _
复：不能自动完成，可以利用编辑技巧实现。 0 Q/ f6 F5 f: j! r/ Y r2 n3 I( K7 ~! T) p. z* q: W6 J
liaohm问：如何将一段圆弧进行几等分？ 1 A# r8 c: k/ m1 Hfanglin163答复：利用常规的几何知识嘛。EDA只是工具。 1 {: J* {" H' b( [" C2 } . J$ }2 F- T) x) `% b" C问：protel里用的HDL是普通的VHDL ; d1 p4 K. t" N& i" C复：Protel PLD不是，Protel FPGA是。' V3 ]" }2 |( ]. a9 U3 d2 w
7 h J# U5 w n2 y) g& @
问：补泪滴后再铺铜，有时铺出来的网格会残缺，怎么办？8 J! C; T& B2 N/ i0 S
复：那是因为你在补泪滴时设置了热隔离带原因，你只需要注意安全间距与热隔离带方式。也可以用修补的办法。+ c' e% ]8 V# J6 s
9 I+ l1 u! I! i0 |# e# f! B问：可不可以做不对称焊盘？拖动布线时相连的线保持原来的角度一起拖动？ t$ P, s( v3 \6 Z/ G复：可以做不对称焊盘。拖动布线时相连的线不能直接保持原来的角度一起拖动。0 }7 L* ?: f2 j; w1 O% H
/ {- U9 K- m; Q6 Z$ D4 L, b
问：请问当Protel发挥到及至时，是否能达到高端EDA软件同样的效果 " ?8 a% f6 }8 E9 n复：视设计而定。 3 \& ] g5 \$ l6 x! d! K # ]8 g3 s! | ~3 ?7 L9 {% p' r a问：Protel DXP的自动布线效果是否可以达到原ACCEL的水平？ ) G* b! Y& H% d& v$ X; Z Y复：有过之而无不及。 4 R1 u/ g7 ^# X, ^2 K / f" m3 c0 a1 S. a3 ?) I% q& K问：protel的pld功能好象不支持流行的HDL语言？ " y2 V5 R ~- o" W4 G w+ @7 [复：Protel PLD使用的Cupl语言，也是一种HDL语言。下一版本可以直接用VHDL语言输入。; f9 P) S! L$ B2 y0 r- L
