EDA365电子论坛网

标题: IC封装术语解析！ [打印本页]
作者: Allen    时间: 2007-9-1 10:31
标题: IC封装术语解析！
　( l! I* }6 u+ _2 b
　　1、BGA(ball grid array)
1 F, y& F  }( `0 P) a　　球形触点陈列，表面贴装型封装之一。在印刷基板的背面按陈列方式制作出球形凸点用 以 代替引脚，在印刷基板的正面装配LSI 芯片，然后用模压树脂或灌封方法进行密封。也 称为凸 点陈列载体(PAC)。引脚可超过200，是多引脚LSI 用的一种封装。 封装本体也可做得比QFP(四侧引脚扁平封装)小。例如，引脚中心距为1.5mm 的360 引脚 BGA 仅为31mm 见方；而引脚中心距为0.5mm 的304 引脚QFP 为40mm 见方。而且BGA 不 用担心QFP 那样的引脚变形问题。 该封装是美国Motorola 公司开发的，首先在便携式电话等设备中被采用，今后在美国有 可 能在个人计算机中普及。最初，BGA 的引脚(凸点)中心距为1.5mm，引脚数为225。现在 也有 一些LSI 厂家正在开发500 引脚的BGA。 BGA 的问题是回流焊后的外观检查。现在尚不清楚是否有效的外观检查方法。有的认为 ， 由于焊接的中心距较大，连接可以看作是稳定的，只能通过功能检查来处理。 美国Motorola 公司把用模压树脂密封的封装称为OMPAC，而把灌封方法密封的封装称为 GPAC(见OMPAC 和GPAC)。
% P+ I; g2 h/ m8 ^　　1 K, U' J/ {+ a/ r8 E3 F
　　2、BQFP(quad flat package with bumper) 7 ?1 V+ {% G# s0 A  \: W
　　带缓冲垫的四侧引脚扁平封装。QFP 封装之一，在封装本体的四个角设置突起(缓冲垫) 以 防止在运送过程中引脚发生弯曲变形。美国半导体厂家主要在微处理器和ASIC 等电路中 采用 此封装。引脚中心距0.635mm，引脚数从84 到196 左右(见QFP)。 , ~/ \5 Q+ z6 P- l3 l
　　/ c7 w, q/ s/ t  F+ \! I
　　3、碰焊PGA(butt joint pin grid array)
# r  O1 \8 r, [" X; n3 H　　表面贴装型PGA 的别称(见表面贴装型PGA)。# x5 ~$ l( ?/ R/ o( Z
　　
5 h( P) x+ `" y2 e' m6 p/ c5 o1 h　　4、C－(ceramic) / d; c3 {7 m7 @8 s
　　表示陶瓷封装的记号。例如，CDIP 表示的是陶瓷DIP。是在实际中经常使用的记号。
9 s! r0 W/ q, I# W: k6 R3 H! D　　
- `8 F3 A- z. P) ^3 v5 v. x　　5、Cerdip
4 c1 d9 _, D% J% f& I! ^9 X, Z　　用玻璃密封的陶瓷双列直插式封装，用于ECL RAM，DSP(数字信号处理器)等电路。带有 玻璃窗口的Cerdip 用于紫外线擦除型EPROM 以及内部带有EPROM 的微机电路等。引脚中 心 距2.54mm，引脚数从8 到42。在japon，此封装表示为DIP－G(G 即玻璃密封的意思)。 " i4 x1 y  A4 ^8 K9 R4 |0 a% Z& B
　　8 V/ N, C/ Y" j
　　6、Cerquad   Y; I" M8 A7 W& I# h7 P$ u
　　表面贴装型封装之一，即用下密封的陶瓷QFP，用于封装DSP 等的逻辑LSI 电路。带有窗 口的Cerquad 用于封装EPROM 电路。散热性比塑料QFP 好，在自然空冷条件下可容许1. 5～ 2W 的功率。但封装成本比塑料QFP 高3～5 倍。引脚中心距有1.27mm、0.8mm、0.65mm、 0.5mm、 0.4mm 等多种规格。引脚数从32 到368。
: p4 P2 ^2 Q6 L% w# V6 j9 X) l* A5 R　　
3 \; y' l" |$ t) X: [　　7、CLCC(ceramic leaded chip carrier)
8 `2 }. ]5 {# x7 y9 X4 }/ I) R　　带引脚的陶瓷芯片载体，表面贴装型封装之一，引脚从封装的四个侧面引出，呈丁字形 。 带有窗口的用于封装紫外线擦除型EPROM 以及带有EPROM 的微机电路等。此封装也称为 QFJ、QFJ－G(见QFJ)。
6 V0 q% g, x% [9 Q- v　　
6 J* u) E4 \: m5 {　　8、COB(chip on board) " S5 _: D( o. ]2 ?4 S
　　板上芯片封装，是裸芯片贴装技术之一，半导体芯片交接贴装在印刷线路板上，芯片与 基 板的电气连接用引线缝合方法实现，芯片与基板的电气连接用引线缝合方法实现，并用 树脂覆 盖以确保可靠性。虽然COB 是最简单的裸芯片贴装技术，但它的封装密度远不如TAB 和 倒片 焊技术。
9 m# w; ~* Q: I! A　　2 o% V* M* t9 |8 y. ^! D3 V
　　9、DFP(dual flat package)
/ R8 e$ g) T8 s: C: f1 T& R　　双侧引脚扁平封装。是SOP 的别称(见SOP)。以前曾有此称法，现在已基本上不用。
$ |1 _, w; \6 `　　% B( q. t$ g/ ]4 i: h( j! n) N' @
　　10、DIC(dual in-line ceramic package)
9 d: \8 W% C3 t) _8 ~　　陶瓷DIP(含玻璃密封)的别称(见DIP).
" n3 U/ O) S0 v+ z9 q　　
; s. J& c! o4 V" d0 _　　11、DIL(dual in-line) 6 z/ u- p4 G* H) C; S
　　DIP 的别称(见DIP)。欧洲半导体厂家多用此名称。 " H1 u: X; Q" U& ~' s3 s% c3 D
　　# S; Z$ x4 ]/ S
　　12、DIP(dual in-line package) ; V1 U- t, M3 N3 O
　　双列直插式封装。插装型封装之一，引脚从封装两侧引出，封装材料有塑料和陶瓷两种 。 DIP 是最普及的插装型封装，应用范围包括标准逻辑IC，存贮器LSI，微机电路等。 引脚中心距2.54mm，引脚数从6 到64。封装宽度通常为15.2mm。有的把宽度为7.52mm 和10.16mm 的封装分别称为skinny DIP 和slim DIP(窄体型DIP)。但多数情况下并不加 区分， 只简单地统称为DIP。另外，用低熔点玻璃密封的陶瓷DIP 也称为cerdip(见cerdip)。 * g* f8 {8 x" z1 k/ S
　　5 S+ I; q% H/ r+ E
　　13、DSO(dual small out-lint) ! d2 Z0 f# D+ e7 j
　　双侧引脚小外形封装。SOP 的别称(见SOP)。部分半导体厂家采用此名称。
- @# J- v, {& J; K- K& @' A3 {　　. j' a5 ?) Z- F
　　14、DICP(dual tape carrier package)
; ^0 K5 ^7 O8 R# s' @$ o: V9 E) O- f　　双侧引脚带载封装。TCP(带载封装)之一。引脚制作在绝缘带上并从封装两侧引出。由于 利 用的是TAB(自动带载焊接)技术，封装外形非常薄。常用于液晶显示驱动LSI，但多数为 定制品。 另外，0.5mm 厚的存储器LSI 簿形封装正处于开发阶段。在japon，按照EIAJ(japon电子机 械工 业)会标准规定，将DICP 命名为DTP。 ; i) F6 B% Y( X7 }
　　
! n. B0 ]( a. B; V7 ]" Q　　15、DIP(dual tape carrier package) 5 s8 r4 Y" b" g  l5 G
　　同上。japon电子机械工业会标准对DTCP 的命名(见DTCP)。
9 x. q( ~6 q5 N4 R9 ]　　
; C1 O" a6 ]; ]4 f' c: W; e　　16、FP(flat package)
7 u6 _) e9 `6 }1 n+ Z- ]: x. H　　扁平封装。表面贴装型封装之一。QFP 或SOP(见QFP 和SOP)的别称。部分半导体厂家采 用此名称。 # B, _& n  l7 H5 [( K( q
　　
6 q. Y$ p, e, Z3 ?0 b; a  T　　17、flip-chip 3 O+ Q0 q6 C- f, h: E, ?& \) g
　　倒焊芯片。裸芯片封装技术之一，在LSI 芯片的电极区制作好金属凸点，然后把金属凸 点 与印刷基板上的电极区进行压焊连接。封装的占有面积基本上与芯片尺寸相同。是所有 封装技 术中体积最小、最薄的一种。 但如果基板的热膨胀系数与LSI 芯片不同，就会在接合处产生反应，从而影响连接的可 靠 性。因此必须用树脂来加固LSI 芯片，并使用热膨胀系数基本相同的基板材料。
( ]5 V* w4 ]8 U' i4 r　　
2 u5 D( M; e9 U) Y, t8 H' ]　　18、FQFP(fine pitch quad flat package) : i4 _& V8 n1 H) K9 F
　　小引脚中心距QFP。通常指引脚中心距小于0.65mm 的QFP(见QFP)。部分导导体厂家采 用此名称。 8 M1 R! ~& y4 U% r3 u- O6 w$ t, M
　　" j% {: e  \& f, i
　　19、CPAC(globe top pad array carrier) 8 W+ x! l7 `% s  n
　　美国Motorola 公司对BGA 的别称(见BGA)。 . R4 l, ]4 [# `2 {
　　
  f  |4 X( {- |' Y3 }- l　　20、CQFP(quad fiat package with guard ring) 5 L5 H" S  \5 v: o
　　带保护环的四侧引脚扁平封装。塑料QFP 之一，引脚用树脂保护环掩蔽，以防止弯曲变 形。 在把LSI 组装在印刷基板上之前，从保护环处切断引脚并使其成为海鸥翼状(L 形状)。 这种封装 在美国Motorola 公司已批量生产。引脚中心距0.5mm，引脚数最多为208 左右。
5 z# R9 e$ w9 c( }$ ]8 p　　
9 c" R6 q' [& I7 {% r9 u0 P　　21、H-(with heat sink) * H& [7 Q4 \' }8 U
　　表示带散热器的标记。例如，HSOP 表示带散热器的SOP。
9 ^7 R8 U5 A9 E' l2 q! z, M/ p, g$ {　　
' o* l5 V1 p' ?( }" }　　22、pin grid array(surface mount type) " U: \2 a" V' A8 j
　　表面贴装型PGA。通常PGA 为插装型封装，引脚长约3.4mm。表面贴装型PGA 在封装的 底面有陈列状的引脚，其长度从1.5mm 到2.0mm。贴装采用与印刷基板碰焊的方法，因而 也称 为碰焊PGA。因为引脚中心距只有1.27mm，比插装型PGA 小一半，所以封装本体可制作得 不 怎么大，而引脚数比插装型多(250～528)，是大规模逻辑LSI 用的封装。封装的基材有 多层陶 瓷基板和玻璃环氧树脂印刷基数。以多层陶瓷基材制作封装已经实用化。
: U9 W- J. x5 X/ j- i* c　　
% D0 F1 p% D7 H' E' \6 p　　23、JLCC(J-leaded chip carrier) + p# C2 G& K5 R
　　J 形引脚芯片载体。指带窗口CLCC 和带窗口的陶瓷QFJ 的别称(见CLCC 和QFJ)。部分半 导体厂家采用的名称。
1 A! v( U/ \3 H& {9 N9 N　　' f1 U  q* C5 C& ]* M+ j/ M7 ?8 @
　　24、LCC(Leadless chip carrier)
* f4 {/ C. X8 o# f　　无引脚芯片载体。指陶瓷基板的四个侧面只有电极接触而无引脚的表面贴装型封装。是 高 速和高频IC 用封装，也称为陶瓷QFN 或QFN－C(见QFN)。 . u$ x& T+ j. r3 Z
　　1 O$ r5 K, a1 s
　　25、LGA(land grid array) 5 Q5 q7 @) L0 k' c" V
　　触点陈列封装。即在底面制作有阵列状态坦电极触点的封装。装配时插入插座即可。现 已 实用的有227 触点(1.27mm 中心距)和447 触点(2.54mm 中心距)的陶瓷LGA，应用于高速 逻辑 LSI 电路。 LGA 与QFP 相比，能够以比较小的封装容纳更多的输入输出引脚。另外，由于引线的阻 抗 小，对于高速LSI 是很适用的。但由于插座制作复杂，成本高，现在基本上不怎么使用 。预计 今后对其需求会有所增加。 : Y6 t  x1 D# [) k! n8 Y
　　
8 F% T# I$ K- P" D3 W; {5 j8 }　　26、LOC(lead on chip) 4 T9 I- j( D, |, t5 w! k- x
　　芯片上引线封装。LSI 封装技术之一，引线框架的前端处于芯片上方的一种结构，芯片 的 中心附近制作有凸焊点，用引线缝合进行电气连接。与原来把引线框架布置在芯片侧面 附近的 结构相比，在相同大小的封装中容纳的芯片达1mm 左右宽度。 ' b! z3 a7 Z6 @) T% N( X
　　
  a7 \0 e% {3 k　　27、LQFP(low profile quad flat package)
4 u' J" w! ~4 n6 o7 k; ?　　薄型QFP。指封装本体厚度为1.4mm 的QFP，是japon电子机械工业会根据制定的新QFP 外形规格所用的名称。 9 m* }3 l; H; E
　　" m7 w) O  ]& O
　　28、L－QUAD
- f. N4 p- E2 e- o9 C; ^& W　　陶瓷QFP 之一。封装基板用氮化铝，基导热率比氧化铝高7～8 倍，具有较好的散热性。 封装的框架用氧化铝，芯片用灌封法密封，从而抑制了成本。是为逻辑LSI 开发的一种 封装， 在自然空冷条件下可容许W3的功率。现已开发出了208 引脚(0.5mm 中心距)和160 引脚 (0.65mm 中心距)的LSI 逻辑用封装，并于1993 年10 月开始投入批量生产。
% t) [( o  J; z/ x　　
- `+ _1 i" G" Y　　29、MCM(multi-chip module) 0 \1 S  ^. q' f3 @* R0 X8 d
　　多芯片组件。将多块半导体裸芯片组装在一块布线基板上的一种封装。根据基板材料可 分 为MCM－L，MCM－C 和MCM－D 三大类。 MCM－L 是使用通常的玻璃环氧树脂多层印刷基板的组件。布线密度不怎么高，成本较低 。 MCM－C 是用厚膜技术形成多层布线，以陶瓷(氧化铝或玻璃陶瓷)作为基板的组件，与使 用多层陶瓷基板的厚膜混合IC 类似。两者无明显差别。布线密度高于MCM－L。 MCM－D 是用薄膜技术形成多层布线，以陶瓷(氧化铝或氮化铝)或Si、Al 作为基板的组 件。 布线密谋在三种组件中是最高的，但成本也高。
. U$ Z) E. g( R6 M9 u　　
5 ^7 [$ n% J+ j　　30、MFP(mini flat package) # E# K0 b- f3 H! F, i# x9 ]
　　小形扁平封装。塑料SOP 或SSOP 的别称(见SOP 和SSOP)。部分半导体厂家采用的名称。 ! W4 C! H9 Y1 k) d: C$ |% E
　　, p, Z$ K: @3 X+ j- M7 B5 O/ n
　　31、MQFP(metric quad flat package) , z" X/ W% s% ~$ E
　　按照JEDEC(美国联合电子设备委员会)标准对QFP 进行的一种分类。指引脚中心距为 0.65mm、本体厚度为3.8mm～2.0mm 的标准QFP(见QFP)。
' J5 o( q" r1 h　　) X3 c, {3 _' X
　　32、MQUAD(metal quad) 2 i& q; K' B1 x% B7 G. x- _! ~
　　美国Olin 公司开发的一种QFP 封装。基板与封盖均采用铝材，用粘合剂密封。在自然空 冷 条件下可容许2.5W～2.8W 的功率。japon新光电气工业公司于1993 年获得特许开始生产 。 5 p* N* p' v: m$ D* F
　　
0 b, l- W; `0 w　　33、MSP(mini square package)
7 R: g& d' d& @: f$ v& S# K　　QFI 的别称(见QFI)，在开发初期多称为MSP。QFI 是japon电子机械工业会规定的名称。 ; }1 c0 _, c* v% Y& W
　　' W* E, I0 w3 `0 y2 I- B- d/ H
　　34、OPMAC(over molded pad array carrier)
& `7 ]% C; S' j$ L- R+ O! k" U　　模压树脂密封凸点陈列载体。美国Motorola 公司对模压树脂密封BGA 采用的名称(见 BGA)。
2 O+ d/ x6 R5 V/ Y　　2 O$ _+ R  J+ ]/ }( B
　　35、P－(plastic)
2 Q0 x1 f6 U& F% o　　表示塑料封装的记号。如PDIP 表示塑料DIP。
8 m* H, Y) h0 b* K. v$ M! S　　  b1 A" n3 ]. R2 X
　　36、PAC(pad array carrier)
- q' Z+ M, |& Q/ q' F5 @1 m　　凸点陈列载体，BGA 的别称(见BGA)。
5 f1 B+ r/ K/ `) A0 d　　# v3 K! t" v7 P: a! e
　　37、PCLP(printed circuit board leadless package)
+ F' P3 Z, N0 H0 G. p　　印刷电路板无引线封装。japon富士通公司对塑料QFN(塑料LCC)采用的名称(见QFN)。引 脚中心距有0.55mm 和0.4mm 两种规格。目前正处于开发阶段。 / ^  k$ z, B$ Y$ X# _
　　
! S5 l& o$ C  `8 P, o# X　　38、PFPF(plastic flat package)
7 K8 r. T2 M# G7 r5 [# P* F　　塑料扁平封装。塑料QFP 的别称(见QFP)。部分LSI 厂家采用的名称。 0 S- M) o2 }, `7 j  a
　　, N. j3 ^/ |0 @; z& T
　　39、PGA(pin grid array)
9 n2 i7 T) E1 j　　陈列引脚封装。插装型封装之一，其底面的垂直引脚呈陈列状排列。封装基材基本上都 采 用多层陶瓷基板。在未专门表示出材料名称的情况下，多数为陶瓷PGA，用于高速大规模 逻辑 LSI 电路。成本较高。引脚中心距通常为2.54mm，引脚数从64 到447 左右。 了为降低成本，封装基材可用玻璃环氧树脂印刷基板代替。也有64～256 引脚的塑料PG A。 另外，还有一种引脚中心距为1.27mm 的短引脚表面贴装型PGA(碰焊PGA)。(见表面贴装 型PGA)。 % r( x8 F! _2 K5 S+ M
　　9 I# o6 Q% q3 x4 K( h
　　40、piggy back " T! P9 h3 B! J$ z( W4 Z
　　驮载封装。指配有插座的陶瓷封装，形关与DIP、QFP、QFN 相似。在开发带有微机的设 备时用于评价程序确认操作。例如，将EPROM 插入插座进行调试。这种封装基本上都是 定制 品，市场上不怎么流通。 " v; i  z7 t7 v- R. S. i
　　
# Y- p: w; s) Z  a　　41、PLCC(plastic leaded chip carrier)
9 Z0 k" A# Q2 R9 }5 @" o" Q: t8 G* s　　带引线的塑料芯片载体。表面贴装型封装之一。引脚从封装的四个侧面引出，呈丁字形 ， 是塑料制品。美国德克萨斯仪器公司首先在64k 位DRAM 和256kDRAM 中采用，现在已经 普 及用于逻辑LSI、DLD(或程逻辑器件)等电路。引脚中心距1.27mm，引脚数从18 到84。 J 形引脚不易变形，比QFP 容易操作，但焊接后的外观检查较为困难。 PLCC 与LCC(也称QFN)相似。以前，两者的区别仅在于前者用塑料，后者用陶瓷。但现 在已经出现用陶瓷制作的J 形引脚封装和用塑料制作的无引脚封装(标记为塑料LCC、PC LP、P －LCC 等)，已经无法分辨。为此，japon电子机械工业会于1988 年决定，把从四侧引出 J 形引 脚的封装称为QFJ，把在四侧带有电极凸点的封装称为QFN(见QFJ 和QFN)。
# T5 m! Y5 s( N+ |" G$ P+ F$ A　　
9 F; U" F4 A3 c$ Q, J1 G　　42、P－LCC(plastic teadless chip carrier)(plastic leaded chip currier) ' b6 [9 R; ^( l0 h
　　有时候是塑料QFJ 的别称，有时候是QFN(塑料LCC)的别称(见QFJ 和QFN)。部分 LSI 厂家用PLCC 表示带引线封装，用P－LCC 表示无引线封装，以示区别。 # W2 p- p  j! I
　　
* j/ K7 H& l' M6 ^; a$ f" \　　43、QFH(quad flat high package) $ G- D- Y7 |6 q% E
　　四侧引脚厚体扁平封装。塑料QFP 的一种，为了防止封装本体断裂，QFP 本体制作得 较厚(见QFP)。部分半导体厂家采用的名称。 5 c4 ^, }# p% x( A) t
　　* R: c8 Z. K- A
　　44、QFI(quad flat I-leaded packgac) # V0 T0 U( l. I
　　四侧I 形引脚扁平封装。表面贴装型封装之一。引脚从封装四个侧面引出，向下呈I 字 。 也称为MSP(见MSP)。贴装与印刷基板进行碰焊连接。由于引脚无突出部分，贴装占有面 积小 于QFP。 日立制作所为视频模拟IC 开发并使用了这种封装。此外，japon的Motorola 公司的PLL IC 也采用了此种封装。引脚中心距1.27mm，引脚数从18 于68。 8 I0 n6 X* G" @! G% i5 }
　　
, l" g: p: v+ e$ g3 ]　　45、QFJ(quad flat J-leaded package)
3 t- U1 A' o* Y2 a$ @, O　　四侧J 形引脚扁平封装。表面贴装封装之一。引脚从封装四个侧面引出，向下呈J 字形 。 是japon电子机械工业会规定的名称。引脚中心距1.27mm。
/ U  w- B# a/ l4 ~# j* i; y　　材料有塑料和陶瓷两种。塑料QFJ 多数情况称为PLCC(见PLCC)，用于微机、门陈列、 DRAM、ASSP、OTP 等电路。引脚数从18 至84。 陶瓷QFJ 也称为CLCC、JLCC(见CLCC)。带窗口的封装用于紫外线擦除型EPROM 以及 带有EPROM 的微机芯片电路。引脚数从32 至84。* o- w5 Z* r/ A$ g7 {/ I
　　
3 q( Q8 i6 d) X$ w  f0 G9 C, v; _　　46、QFN(quad flat non-leaded package) " G9 S: n7 N& \$ H7 R
　　四侧无引脚扁平封装。表面贴装型封装之一。现在多称为LCC。QFN 是japon电子机械工业 会规定的名称。封装四侧配置有电极触点，由于无引脚，贴装占有面积比QFP 小，高度 比QFP 低。但是，当印刷基板与封装之间产生应力时，在电极接触处就不能得到缓解。因此电 极触点 难于作到QFP 的引脚那样多，一般从14 到100 左右。 材料有陶瓷和塑料两种。当有LCC 标记时基本上都是陶瓷QFN。电极触点中心距1.27mm。 # M7 z, V: i! X+ H1 I! a( ^
　　塑料QFN 是以玻璃环氧树脂印刷基板基材的一种低成本封装。电极触点中心距除1.27mm 外， 还有0.65mm 和0.5mm 两种。这种封装也称为塑料LCC、PCLC、P－LCC 等。 7 H+ @; X% M2 u
　　( ]- F+ i' x$ e3 c& G, o6 R
　　47、QFP(quad flat package)
! S5 N' a/ V6 H8 I) b9 H　　四侧引脚扁平封装。表面贴装型封装之一，引脚从四个侧面引出呈海鸥翼(L)型。基材有 陶 瓷、金属和塑料三种。从数量上看，塑料封装占绝大部分。当没有特别表示出材料时， 多数情 况为塑料QFP。塑料QFP 是最普及的多引脚LSI 封装。不仅用于微处理器，门陈列等数字 逻辑LSI 电路，而且也用于VTR 信号处理、音响信号处理等模拟LSI 电路。引脚中心距 有1.0mm、0.8mm、 0.65mm、0.5mm、0.4mm、0.3mm 等多种规格。0.65mm 中心距规格中最多引脚数为304。 % k- R% F, W. R5 k+ W1 S
　　japon将引脚中心距小于0.65mm 的QFP 称为QFP(FP)。但现在japon电子机械工业会对QFP 的外形规格进行了重新评价。在引脚中心距上不加区别，而是根据封装本体厚度分为 QFP(2.0mm～3.6mm 厚)、LQFP(1.4mm 厚)和TQFP(1.0mm 厚)三种。
& y0 [7 f$ N4 O( g' e9 J　　另外，有的LSI 厂家把引脚中心距为0.5mm 的QFP 专门称为收缩型QFP 或SQFP、VQFP。 但有的厂家把引脚中心距为0.65mm 及0.4mm 的QFP 也称为SQFP，至使名称稍有一些混乱 。 QFP 的缺点是，当引脚中心距小于0.65mm 时，引脚容易弯曲。为了防止引脚变形，现已 出现了几种改进的QFP 品种。如封装的四个角带有树指缓冲垫的BQFP(见BQFP)；带树脂 保护 环覆盖引脚前端的GQFP(见GQFP)；在封装本体里设置测试凸点、放在防止引脚变形的专 用夹 具里就可进行测试的TPQFP(见TPQFP)。 在逻辑LSI 方面，不少开发品和高可靠品都封装在多层陶瓷QFP 里。引脚中心距最小为 0.4mm、引脚数最多为348 的产品也已问世。此外，也有用玻璃密封的陶瓷QFP(见Gerqa d)。 - X3 C  O/ `$ E/ z
　　& @4 l+ S8 u  l  m0 ~2 j' t- J
　　48、QFP(FP)(QFP fine pitch)
5 g- _* y: @' _' j6 }　　小中心距QFP。japon电子机械工业会标准所规定的名称。指引脚中心距为0.55mm、0.4mm 、 0.3mm 等小于0.65mm 的QFP(见QFP)。9 V; A% O- h0 V# }5 D3 e( z  A! h
　　
* s$ Q2 e5 y' @% z　　49、QIC(quad in-line ceramic package) " q) `. K0 o: _8 J& R
　　陶瓷QFP 的别称。部分半导体厂家采用的名称(见QFP、Cerquad)。 6 ?2 r. k0 f" w5 p
　　
, Q% L; |2 R1 z1 @# l　　50、QIP(quad in-line plastic package)
7 u. S1 Y! z: N/ [　　塑料QFP 的别称。部分半导体厂家采用的名称(见QFP)。
$ }2 Y+ {  F: H8 k7 @% C5 ~　　
. L% z: f1 G" W. D  Y4 h6 K　　51、QTCP(quad tape carrier package) , E* J0 x2 n. f3 ~' ?) X" @3 E
　　四侧引脚带载封装。TCP 封装之一，在绝缘带上形成引脚并从封装四个侧面引出。是利 用 TAB 技术的薄型封装(见TAB、TCP)。* W2 ]8 F0 ]  M0 _
　　; z' ?  d' l. X
　　52、QTP(quad tape carrier package)
( i1 L0 w2 s+ x　　四侧引脚带载封装。japon电子机械工业会于1993 年4 月对QTCP 所制定的外形规格所用 的 名称(见TCP)。
8 r* k4 P' Q9 _. U' A3 h; Y1 i# \　　
7 C, Z/ Y+ D5 v' L0 _2 p/ p! C　　53、QUIL(quad in-line)
" Z4 R1 {" a4 i, i9 S  U. w, }/ T　　QUIP 的别称(见QUIP)。
* {: ^- p, P9 |9 y) g: [　　
- ^' Y# R' Z+ M: p# S　　54、QUIP(quad in-line package) 9 G$ M' @' x! v# P1 }! H, Z: s$ M
　　四列引脚直插式封装。引脚从封装两个侧面引出，每隔一根交错向下弯曲成四列。引脚 中 心距1.27mm，当插入印刷基板时，插入中心距就变成2.5mm。因此可用于标准印刷线路板 。是 比标准DIP 更小的一种封装。japon电气公司在台式计算机和家电产品等的微机芯片中采 用了些 种封装。材料有陶瓷和塑料两种。引脚数64。
+ L* h! C4 H3 B7 W0 P　　3 g- G- q8 p+ n
　　55、SDIP (shrink dual in-line package)
) c3 x. o) x) m$ r1 X! ]7 K' E7 x7 a　　收缩型DIP。插装型封装之一，形状与DIP 相同，但引脚中心距(1.778mm)小于DIP(2.54 mm)， 因而得此称呼。引脚数从14 到90。也有称为SH－DIP 的。材料有陶瓷和塑料两种。
, H' Q9 s' C8 _% ]) D" ~! j　　
4 s4 F* W9 ^! ?/ n- D4 ^　　56、SH－DIP(shrink dual in-line package) ; Z* f. U! E! u
　　同SDIP。部分半导体厂家采用的名称。
3 V  J* V3 _2 I6 A3 a3 q4 n, L　　3 j7 S2 h9 i; G! u% g
　　57、SIL(single in-line)
6 `; e5 E2 T) ^# V5 ^　　SIP 的别称(见SIP)。欧洲半导体厂家多采用SIL 这个名称。 * H) V6 X# W- P) B  V& D' e1 i/ l
　　
: Z& \2 d+ b7 A! H　　58、SIMM(single in-line memory module)
% I3 g" b  I# F$ S/ p8 M　　单列存贮器组件。只在印刷基板的一个侧面附近配有电极的存贮器组件。通常指插入插 座 的组件。标准SIMM 有中心距为2.54mm 的30 电极和中心距为1.27mm 的72 电极两种规格 。 在印刷基板的单面或双面装有用SOJ 封装的1 兆位及4 兆位DRAM 的SIMM 已经在个人 计算机、工作站等设备中获得广泛应用。至少有30～40％的DRAM 都装配在SIMM 里。 - A% M- U* o! }8 {; k- S
　　
! W% B6 v# b0 u( R　　59、SIP(single in-line package)
. w2 e$ Z, I0 S2 j% M9 b7 S; a# L( R　　单列直插式封装。引脚从封装一个侧面引出，排列成一条直线。当装配到印刷基板上时 封 装呈侧立状。引脚中心距通常为2.54mm，引脚数从2 至23，多数为定制产品。封装的形 状各 异。也有的把形状与ZIP 相同的封装称为SIP。
+ ~6 }& t$ a' y: I/ ^) s% ~　　
3 F) I* Z9 {# `4 z% m　　60、SK－DIP(skinny dual in-line package)
1 ?) ^) S, |& o- t( O　　DIP 的一种。指宽度为7.62mm、引脚中心距为2.54mm 的窄体DIP。通常统称为DIP(见 DIP)。
/ P7 l+ W2 D7 f- X3 x2 n2 c　　
. b7 F# b9 R4 o- ]* L　　61、SL－DIP(slim dual in-line package)
& \% Z$ `4 e- C0 S+ \0 q　　DIP 的一种。指宽度为10.16mm，引脚中心距为2.54mm 的窄体DIP。通常统称为DIP。 : C. x! T8 i  I" P9 A: d8 R" U, K
　　- ]9 z- \2 p2 p$ g: k2 Q
　　62、SMD(surface mount devices) - e4 ]2 w) q! S: T, Y6 @  u
　　表面贴装器件。偶而，有的半导体厂家把SOP 归为SMD(见SOP)。
2 X% X5 u. B( {4 O: ]' m1 x$ W　　
6 _+ C2 z5 p4 N3 I/ t　　63、SO(small out-line)
7 |$ h5 ]9 y( ]  T　　SOP 的别称。世界上很多半导体厂家都采用此别称。(见SOP)。! C* j# I* x5 X, z" z" k) t
　　
; H8 L+ o! V" \/ q: t　　64、SOI(small out-line I-leaded package) 7 W& H3 ?  B& p* N7 X
　　I 形引脚小外型封装。表面贴装型封装之一。引脚从封装双侧引出向下呈I 字形，中心 距 1.27mm。贴装占有面积小于SOP。日立公司在模拟IC(电机驱动用IC)中采用了此封装。引 脚数 26。 % ]* |+ q" j& \# V7 L& S
　　' W% ]+ @8 Z8 n6 I8 ?
　　65、SOIC(small out-line integrated circuit) + c; p0 g& h2 R/ L
　　SOP 的别称(见SOP)。国外有许多半导体厂家采用此名称。 4 t4 L2 D; r6 L7 ^0 m
　　# z% ~. F/ C# u
　　66、SOJ(Small Out-Line J-Leaded Package)
2 D$ }: y" |& {* P! w2 G　　J 形引脚小外型封装。表面贴装型封装之一。引脚从封装两侧引出向下呈J 字形，故此 得名。 通常为塑料制品，多数用于DRAM 和SRAM 等存储器LSI 电路，但绝大部分是DRAM。用SO J 封装的DRAM 器件很多都装配在SIMM 上。引脚中心距1.27mm，引脚数从20 至40(见SIMM )。 6 ]. o3 k+ V# D9 k3 ]
　　
/ o7 r1 W5 Q* |6 e9 f+ g! T　　67、SQL(Small Out-Line L-leaded package) " t/ b6 ]* k4 }8 z
　　按照JEDEC(美国联合电子设备工程委员会)标准对SOP 所采用的名称(见SOP)。
5 W5 `+ b# l/ ?( T, i　　$ g& L  ?2 ^. M5 j4 y0 a
　　68、SONF(Small Out-Line Non-Fin)
" M. A) T+ J& a+ F4 y0 E　　无散热片的SOP。与通常的SOP 相同。为了在功率IC 封装中表示无散热片的区别，有意 增添了NF(non-fin)标记。部分半导体厂家采用的名称(见SOP)。 4 \$ p0 l' ]. e
　　9 U6 a" c$ _9 R3 u, `) M. T& \9 H
　　69、SOF(small Out-Line package) + n7 N1 b& H7 r; y/ }( L/ N
　　小外形封装。表面贴装型封装之一，引脚从封装两侧引出呈海鸥翼状(L 字形)。材料有 塑料 和陶瓷两种。另外也叫SOL 和DFP。 SOP 除了用于存储器LSI 外，也广泛用于规模不太大的ASSP 等电路。在输入输出端子不 超过10～40 的领域，SOP 是普及最广的表面贴装封装。引脚中心距1.27mm，引脚数从8 ～44。 $ q# M0 @% w" L5 l7 m) w4 P% ^
　　另外，引脚中心距小于1.27mm 的SOP 也称为SSOP；装配高度不到1.27mm 的SOP 也称为 TSOP(见SSOP、TSOP)。还有一种带有散热片的SOP。 ( O/ H' ~/ a1 _, G* ?5 R
　　
! Z% R" X& G) q: f3 V; X　　70、SOW (Small Outline Package(Wide-Jype))
' G: }/ X' A  ?! j2 m　　宽体SOP。部分半导体厂家采用的名称。
作者: cjf    时间: 2007-9-6 08:52
提示: 作者被禁止或删除 内容自动屏蔽
作者: tianhao    时间: 2007-9-7 08:50
要是有图就更容易理解了,我想问一下,引脚中心距是指哪里到哪里的距离/?还有SSOP封装是怎么定义??
作者: zqy610710    时间: 2007-9-7 08:53
提示: 作者被禁止或删除 内容自动屏蔽
作者: Allen    时间: 2007-9-7 15:50
引脚中心距就是指一个pin中心到另一个pin中心的距离，如下图：
1 e" T" q% r4 X- v1 S: a/ a
作者: hustyangjun    时间: 2007-9-15 15:27
提示: 作者被禁止或删除 内容自动屏蔽
作者: yuandaoming888    时间: 2007-10-15 17:32
提示: 作者被禁止或删除 内容自动屏蔽
作者: dingtianlidi    时间: 2007-10-15 17:38
原帖由 yuandaoming888 于 2007-10-15 17:32 发表 2 v; u. s- v7 y, Y% o4 l
有谁知道PADS2005 SP2,在安装的时候,运行安装界面后点击"安装产品"显示正在装然后1秒钟后就自动关闭怎么回事吗?这个软件用光盘能装到一半就死了,重装系统无效,我都试了好几天了,谢谢
4 i+ [1 C) z' [# F1 G
% a+ u+ A* d* X: Y
此贴发到ＰＡＤＳ讨论区要好一点
作者: protel    时间: 2007-11-1 11:28
收藏，谢谢。
作者: wyj2007    时间: 2007-11-8 16:00
学习..........
作者: langhuamin    时间: 2007-11-21 14:59
借走。。。顶。。。
作者: xiaozhi    时间: 2007-11-28 13:17
好东西,顶,
作者: 66429305    时间: 2007-11-28 17:15
好兄弟，初学要学的东西好多啊！努力中……- T8 ?! k& R* J. k/ J0 p+ |! h
谢谢楼主
作者: SHADOW    时间: 2007-12-10 12:15
要学的东西真的好多阿，来学习了
作者: youyou058    时间: 2007-12-27 11:15
好东西啊，收藏了~
作者: forevercgh    时间: 2008-1-4 08:47
哈哈，还是建议从原理图输入、制作pkg、layout、CAM export一手包办，这样对整个流程就会比价清楚
作者: fuhao00    时间: 2008-1-19 19:39
作者: slim443    时间: 2008-2-19 17:05
明白了
作者: lhcft    时间: 2008-9-19 14:58
好东西,先谢谢了.
作者: REALLY    时间: 2009-2-27 11:21
学无止境呢
作者: hoto123456    时间: 2009-12-11 14:43
提示: 作者被禁止或删除 内容自动屏蔽
作者: diodes_1    时间: 2010-5-3 19:02
要是有封图就更好了,顶!
: D1 n( s$ m9 i" R1 e: B7 f$ `# ?cjf 发表于 2007-9-6 08:52
" l% q8 n8 g- \/ d8 c3 w

7 |4 K- n9 O. N+ V0 i, K, `/ g# |, q& K8 A) a1 E3 I/ F9 a
    同感，顶起来哦
作者: fedorayang    时间: 2010-12-27 10:13
确实不错
作者: fedorayang    时间: 2010-12-29 15:11
GQFP应该为CQFP吧？



欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2