EDA365电子论坛网

标题: 求allegro16.6导出3D图的步骤 [打印本页]

作者: katherine_he    时间: 2015-6-10 16:57
标题: 求allegro16.6导出3D图的步骤
求allegro16.6导出3D图,结构老说有钻孔信息,我这明明构掉了
作者: tanxijun0870    时间: 2015-6-11 17:09
file--export--IDF--PTC(选项)---OK
作者: dzkcool    时间: 2015-6-11 18:43
建封装时一定要设置元器件高度,否则没有多大意义。
作者: lilianne    时间: 2015-6-14 11:06
!!!!!!!!!!!!!!!!!!!!!!!!!!!
作者: jacekysun    时间: 2015-6-15 09:11

作者: katherine_he    时间: 2015-6-17 10:20
tanxijun0870 发表于 2015-6-11 17:09
( l' N4 o; @9 H: _- efile--export--IDF--PTC(选项)---OK
+ q6 H/ K* f4 @
是这个步骤来的,可16.6的怎么去掉钻孔信息呢,如果我PCB有VIA时导出的3D,结构导不进去,一直提示在加载钻孔表。6 K( |( H8 ?/ t3 C, X3 ^: e  B

作者: katherine_he    时间: 2015-6-17 10:22
dzkcool 发表于 2015-6-11 18:43
; C+ r; T) K" d- L* w2 Y! t建封装时一定要设置元器件高度,否则没有多大意义。
$ x0 Y0 s3 d6 c4 ~! t: \5 R8 {
建封装一般都加了高度的
( U0 A6 a$ H9 k) d7 ^/ J
作者: mintjelly_abc    时间: 2015-6-17 16:42
本人使用的是 16.3 版本的软件,在 IDF Out 窗口中可以勾选 Use Filter 选项,并在后面的Filter 中选择不输出的元素,也许楼主说的钻孔信息可以通过勾选 via 来消除掉。16.6 版本有这个选项吗?
作者: katherine_he    时间: 2015-6-17 17:27
有的,我以前也是这样导出的,但现在不起作用,不知道哪里的原因呢。
作者: allegro小菜    时间: 2015-9-21 14:28
我也是 16.6的 导出结构对方只能显示草图  晕死我了 楼主可解决了?
作者: allegro小菜    时间: 2015-9-21 14:28
katherine_he 发表于 2015-6-17 17:27
3 y. e" ]/ ~/ o  x& |. S5 o" J有的,我以前也是这样导出的,但现在不起作用,不知道哪里的原因呢。

" F; s! M% ?+ Q8 q' p' S7 F哥们 你的问题解决了没是?知道的话告诉我下?是不是库的路径问题?
8 J4 C. |+ q7 l1 {5 m4 S! ~& u! L' P0 G4 e; D6 J

作者: katherine_he    时间: 2015-9-29 17:45
我现在只能删掉PCB上的VIA再倒出3D来
作者: katherine_he    时间: 2015-9-29 17:46
allegro小菜 发表于 2015-9-21 14:28/ |. @9 ]  \! m' Q5 x
我也是 16.6的 导出结构对方只能显示草图  晕死我了 楼主可解决了?
6 ~4 I% J) _# D* e  O4 L
我的删掉VIA导出的3D,结构就可以知道导入了,没有其他问题
; h' ?7 V; H: O" d; n' X" W' L
作者: Karlen    时间: 2024-9-11 14:22
2024年,仍然碰上这问题....
作者: hu311    时间: 2024-9-12 10:40
首先器建封装时要建器件高度,导出时file--export--IDF--PTC(选项)---OK按这个方式,在PTC页面点选filter,将除pins,board outline及  place components这三项外的都勾选上,这样除了这三项勾选上的就不会导出来。另外导3D文件还要注意一个问题,就是PCB文件里只能有一个外框,如有多余的拼板外框等要删除。
作者: centem2015    时间: 2024-9-12 17:21
路过学习中。。。。。。




欢迎光临 EDA365电子论坛网 (https://eda365.com/) Powered by Discuz! X3.2