FPGA|CPLD论坛今日: 0|主题: 11268|排名: 28

最新 \| 热门 \| 热帖 \| 精华 \| 新窗筛选：全部主题全部时间排序：最后发表 \| 显示置顶


看过的关于时钟约束写的最实用的文档 3人参与	A-Lin 2019-2-20 10:08	3 340	cj223356 2019-2-21 16:54
ZX_NO1.pdf 1人参与	Ferrya 2019-2-21 15:06	1 336	xuzwg 2019-2-21 16:53
FPGA学习必看 3人参与	Allevi 2019-2-20 10:05	3 364	Mhza 2019-2-21 16:53
ZX_NO3.pdf 1人参与	Ferrya 2019-2-21 15:10	1 297	xuzwg 2019-2-21 16:52
ZX-2开发板规格书.pdf 1人参与	Ferrya 2019-2-21 15:11	1 263	xuzwg 2019-2-21 16:51
最完整的实物图和封装对照表 5人参与	Allevi 2019-2-18 10:01	5 413	zhengcheng2717 2019-2-21 16:12
转——XILINX_时序约束使用指南中文 2人参与	Allevi 2019-2-20 08:00	2 269	mm58690 2019-2-21 15:58
FPGA设计流程固化如何进行 1人参与	Allevi 2019-2-21 08:00	1 382	mm58690 2019-2-21 15:31
系统级设计SDRAM控制器 2人参与	Diabloa 2019-2-20 13:52	2 357	Mhza 2019-2-21 10:11
FPGA设计学习资料（一） 3人参与	A-Lin 2019-2-19 13:45	3 322	xh1031 2019-2-21 10:08
基于FPGA实现的电子琴的verilog代码 1人参与	Ferrya 2019-2-21 07:00	1 450	gdutchen 2019-2-21 08:42
继续搞定sdran设计 1人参与	Diabloa 2019-2-20 13:54	1 235	gaoxings 2019-2-20 14:20
modelsim 布局布线后仿真激励信号传递给逻辑电路异常怎么办 1人参与	cj223356 2019-2-20 10:42	1 435	yxlk 2019-2-20 11:05
64位MIPS微处理器的模块设计和FPGA验证 1人参与	House 2019-2-20 10:16	1 638	Demyar 2019-2-20 11:04
转——FPGA高级时序综合教程 1人参与	Allevi 2019-2-20 07:00	1 246	wu68aq 2019-2-20 11:03
转——FPGA经典100问之＜下载验证 16 问＞ 1人参与	A-Lin 2019-2-20 08:00	1 258	yxlk 2019-2-20 11:02
sopc官方模块IP的datasheet 1人参与	Allevi 2019-2-20 07:30	1 296	wu68aq 2019-2-20 11:00
串口软件 1人参与	Allevi 2019-2-20 10:02	1 201	yxlk 2019-2-20 10:58
NC-Verilog Simulator实验 1人参与	A-Lin 2019-2-20 10:06	1 276	gaoxings 2019-2-20 10:58
数字集成电路设计流程 1人参与	Taio 2019-2-20 10:15	1 323	helendcany 2019-2-20 10:56
如何降晶振周围电路设计中的噪声 1人参与	A-Lin 2019-2-19 13:47	1 247	kinidrily 2019-2-19 15:07
求Zynq-7000 arm cortex-A9 xilinix SDK API 函数说明文档 1人参与	Mhza 2019-2-19 14:03	1 401	yxlk 2019-2-19 15:06
FPGA设计学习资料（四） 1人参与	A-Lin 2019-2-19 13:43	1 224	gaoxings 2019-2-19 15:06
请问哪位大神能提供个xlinx Atrix 7读写EMMC芯片的IP核啊？谢谢 1人参与	cj223356 2019-2-19 14:02	1 279	kinidrily 2019-2-19 15:05
FPGA设计学习资料（三） 1人参与	A-Lin 2019-2-19 13:44	1 240	yxlk 2019-2-19 15:05