相关概念的定义　　要了解逻辑电平的内容，首先要知道以下几个概念的含义： 　　1：输入高电平（Vih）： 保证逻辑门的输入为高电平时所允许的最小输入高电平，当输入电平高于Vih时，则认为输入电平为高电平。 　　2：输入低电平（Vil）：保证逻辑门的输入为低电平时所允许的最大输入低电平，当输入电平低于Vil时，则认为输入电平为低电平。 　　3：输出高电平（Voh）：保证逻辑门的输出为高电平时的输出电平的最小值，逻辑门的输出为高电平时的电平值都必须大于此Voh。 　　4：输出低电平（Vol）：保证逻辑门的输出为低电平时的输出电平的最大值，逻辑门的输出为低电平时的电平值都必须小于此Vol。 　　5：阀值电平(Vt)： 数字电路芯片都存在一个阈值电平，就是电路刚刚勉强能翻转动作时的电平。它是一个界于Vil、Vih之间的电压值，对于CMOS电路的阈值电平，基本上是二分之一的电源电压值，但要保证稳定的输出，则必须要求输入高电平> Vih，输入低电平<Vil，而如果输入电平在阈值上下，也就是Vil～Vih这个区域，电路的输出会处于不稳定状态。 参数间关系　　对于一般的逻辑电平，以上参数的关系如下： 　　Voh > Vih > Vt > Vil > Vol。 　　6：Ioh：逻辑门输出为高电平时的负载电流（为拉电流）。 　　7：Iol：逻辑门输出为低电平时的负载电流（为灌电流）。 　　8：Iih：逻辑门输入为高电平时的电流（为灌电流）。 　　9：Iil：逻辑门输入为低电平时的电流（为拉电流）。 　　门电路输出极在集成单元内不接负载电阻而直接引出作为输出端，这种形式的门称为开路门。开路的TTL、CMOS、ECL门分别称为集电极开路（OC）、漏极开路（OD）、发射极开路（OE），使用时应审查是否接上拉电阻（OC、OD门）或下拉电阻（OE门），以及电阻阻值是否合适。 电阻值条件　　对于集电极开路（OC）门，其上拉电阻阻值RL应满足下面条件： 　　（1）： RL < （VCC－Voh）/（n*Ioh＋m*Iih） 　　（2）：RL > （VCC－Vol）/（Iol＋m*Iil） 　　其中n：线与的开路门数；m：被驱动的输入端数。