找回密码
 注册

扫一扫,访问微社区

关于暂停大附件下载公告
查看: 207|回复: 14

关于高亮显示

[复制链接]

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-10-9 16:31 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 弦念 于 2018-10-9 17:27 编辑
- q2 h8 n; s& Y: W. [8 w
. b) i; ^+ e+ j$ y1 D5 w2 h0 F1 ?0 d有没有办法能将同一种网络的不同cline高亮成不同颜色呢?5 S5 ]. c: u. q* }# b$ Z

* i1 K( D( L+ F# o7 h" C高亮只能选择net,要是能选cline就好了: P# E+ Q4 D/ i9 V8 w0 p6 t
; T- G% j' I9 d+ _7 ]9 ]
起因是  在做DDR4分段等长的时候,客户要求制作一个文档说明,必须要求图示说明阻抗情况,同一对差分网络在不同的段落做了不同的阻抗

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-9 16:43 | 显示全部楼层
貌似不可以
发表于 2018-10-9 16:49 | 显示全部楼层
你这样做的目的是什么

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-9 23:07 来自手机 | 显示全部楼层
有没有可以将同一网络的不同层着不同颜色?

点评

木有  详情 回复 发表于 2018-10-10 09:51
发表于 2018-10-10 09:51 | 显示全部楼层
tangqianfeng 发表于 2018-10-9 23:07
+ S1 G2 ?0 d/ N7 `2 n有没有可以将同一网络的不同层着不同颜色?
/ x1 M( l( @" T0 T# L+ ?
木有& [; `! _+ w% P0 G

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-10 10:52 | 显示全部楼层
每一层设置不一样的颜色不就是显示不一样了吗

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-10 12:02 | 显示全部楼层
并不是不同阻抗吧?做的还是同一种阻抗吧。

二级会员(20)

Rank: 2Rank: 2

发表于 2018-10-10 18:31 | 显示全部楼层
333333333333333

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-10-10 23:24 来自手机 | 显示全部楼层
分层等长吧?每层的颜色不一样,应该很清晰的

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-11 11:19 | 显示全部楼层
DDR部分需要做不同阻抗的同一根线,在不同区域设成不同的线宽。

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-11 18:30 | 显示全部楼层
同一个net, 阻抗分段做不一样的,那就是阻抗不连续,( D0 M$ G! _0 @& O$ a; k
+ }$ K' r1 b8 ~3 n3 D
楼主,你是颠覆我之前的概念。
2 [* V) P* W% g' q4 B1 |+ J% B/ F/ D; P2 j

点评

层主,你没做过多少DDR4以上的吧,不同的区域阻抗要求是不同的,这样做的目的其实就是为了跑高速的,我手头是10片DDR4要跑2666 xilinx芯片了解一下  详情 回复 发表于 2018-10-23 16:36

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-19 14:06 | 显示全部楼层
楼主 ,能把分段控制阻抗的理由说一下吗?

点评

芯片要求,为了跑高速  详情 回复 发表于 2018-10-23 16:36

三级会员(30)

Rank: 3Rank: 3Rank: 3

 楼主| 发表于 2018-10-23 16:36 | 显示全部楼层
rose_333 发表于 2018-10-11 18:30
2 T* a; e" M" \0 f+ i% S同一个net, 阻抗分段做不一样的,那就是阻抗不连续,
' C1 ]4 n( p6 `4 I8 s+ T
, v$ y: P/ A# B. a9 s楼主,你是颠覆我之前的概念。

3 }: p. G6 ~% c! F, t- I; E& O, [层主,你没做过多少DDR4以上的吧,不同的区域阻抗要求是不同的,这样做的目的其实就是为了跑高速的,我手头是10片DDR4要跑2666
8 M9 d5 D: N7 ~. S
7 a- ]- j1 P, v" @xilinx芯片了解一下

三级会员(30)

Rank: 3Rank: 3Rank: 3

 楼主| 发表于 2018-10-23 16:36 | 显示全部楼层
deado 发表于 2018-10-19 14:06; ]3 B5 M" V% N8 C; a3 e
楼主 ,能把分段控制阻抗的理由说一下吗?

; ^6 d$ p6 ^+ A% y0 M2 [$ {芯片要求,为了跑高速
头像被屏蔽

禁止发言

发表于 2018-10-25 17:01 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2018-12-17 18:37 , Processed in 0.228362 second(s), 28 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表