找回密码
 注册

扫一扫,访问微社区

查看: 480|回复: 15

关于高亮显示

[复制链接]

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-9 16:31 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
本帖最后由 弦念 于 2018-10-9 17:27 编辑 1 y7 ]$ O1 o5 Y( N

& k/ ~. ?& }4 b" ^4 f0 A有没有办法能将同一种网络的不同cline高亮成不同颜色呢?+ ^  |, }2 u0 y; x
9 T* @% w! g$ l  O3 {' J0 Q% R$ E. w
高亮只能选择net,要是能选cline就好了+ [/ b9 C5 x( A: `1 v
0 W: y1 A! K4 n: u1 b
起因是  在做DDR4分段等长的时候,客户要求制作一个文档说明,必须要求图示说明阻抗情况,同一对差分网络在不同的段落做了不同的阻抗

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-9 16:43 | 显示全部楼层
貌似不可以
发表于 2018-10-9 16:49 | 显示全部楼层
你这样做的目的是什么

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-9 23:07 来自手机 | 显示全部楼层
有没有可以将同一网络的不同层着不同颜色?

点评

木有  详情 回复 发表于 2018-10-10 09:51
发表于 2018-10-10 09:51 | 显示全部楼层
tangqianfeng 发表于 2018-10-9 23:07' V  E" U; m9 V, ^  D" O
有没有可以将同一网络的不同层着不同颜色?

' S0 |8 [$ F5 _7 ~1 H! G木有3 Y7 T" F, S. }; c

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-10 10:52 | 显示全部楼层
每一层设置不一样的颜色不就是显示不一样了吗

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-10 12:02 | 显示全部楼层
并不是不同阻抗吧?做的还是同一种阻抗吧。

二级会员(20)

Rank: 2Rank: 2

发表于 2018-10-10 18:31 | 显示全部楼层
333333333333333

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-10-10 23:24 来自手机 | 显示全部楼层
分层等长吧?每层的颜色不一样,应该很清晰的

五级会员(50)

Rank: 5

发表于 2018-10-11 11:19 | 显示全部楼层
DDR部分需要做不同阻抗的同一根线,在不同区域设成不同的线宽。

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-11 18:30 | 显示全部楼层
同一个net, 阻抗分段做不一样的,那就是阻抗不连续,0 M! C8 ~$ ^% I5 P6 B
4 B6 I% S- z2 m& q( n# l
楼主,你是颠覆我之前的概念。9 |, L* z# B. Y, f
* X1 Y8 W+ A# `8 C- W

点评

层主,你没做过多少DDR4以上的吧,不同的区域阻抗要求是不同的,这样做的目的其实就是为了跑高速的,我手头是10片DDR4要跑2666 xilinx芯片了解一下  详情 回复 发表于 2018-10-23 16:36

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

发表于 2018-10-19 14:06 | 显示全部楼层
楼主 ,能把分段控制阻抗的理由说一下吗?

点评

芯片要求,为了跑高速  详情 回复 发表于 2018-10-23 16:36

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

 楼主| 发表于 2018-10-23 16:36 | 显示全部楼层
rose_333 发表于 2018-10-11 18:30# K# L+ k; |6 ]* G7 A; n
同一个net, 阻抗分段做不一样的,那就是阻抗不连续,! k) |+ b0 j+ l4 k/ j: |; v
3 M5 a- w1 }6 `' X% @( _+ N
楼主,你是颠覆我之前的概念。

& @! Q4 P3 E  P; z1 X- f! O层主,你没做过多少DDR4以上的吧,不同的区域阻抗要求是不同的,这样做的目的其实就是为了跑高速的,我手头是10片DDR4要跑26660 C2 n9 j: `, G* j# K) o
6 Z1 z1 [! r! `& K# Z( ]" j( F  y8 c
xilinx芯片了解一下

四级会员(40)

Rank: 4Rank: 4Rank: 4Rank: 4

 楼主| 发表于 2018-10-23 16:36 | 显示全部楼层
deado 发表于 2018-10-19 14:06$ n% F, y0 U3 ]; n; b7 f& ]/ ^
楼主 ,能把分段控制阻抗的理由说一下吗?

9 u0 n- r, y: h+ @' K% s芯片要求,为了跑高速
头像被屏蔽

禁止发言

发表于 2018-10-25 17:01 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-6-16 21:21 , Processed in 0.093750 second(s), 23 queries , Gzip On.

深圳市电巢科技有限公司

地址:深圳市南山区科技生态园1区2栋A座805 电话:19925233282

快速回复 返回顶部 返回列表