找回密码
 注册

扫一扫,访问微社区

关于暂停大附件下载公告
查看: 226|回复: 6

为什么铺铜间距要大于布线间距?

[复制链接]

五级会员(50)

Rank: 5

发表于 2018-8-17 17:52 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
了解了一下PCB制作工艺,很多说法都是要求铺铜间距大于布线间距,- u& Y. n2 w2 o1 a; X+ s2 A2 S
比如布线间距可以做到4mil,但是铺铜间距要求10mil。
  E2 b. y6 c$ Q7 i! j0 j9 h请教各路大神,为什么铺铜间距要大于布线间距?. Y9 k% P) e& w3 c
* S- X; J! P& t  R+ H* C
! \9 ^3 N7 _5 y/ g4 Y
发表于 2018-8-17 20:58 | 显示全部楼层
工艺方面,间距太小会影响阻抗(共面阻抗概念)

点评

感谢指导 但是一般对阻抗有要求的都会单独处理, 大部分走线其实对阻抗要求不明显, 无需考虑共面阻抗的影响。是否还有其他 原因?比如工艺方面,具体指什么?  详情 回复 发表于 2018-8-20 09:52

五级会员(50)

Rank: 5

 楼主| 发表于 2018-8-20 09:52 | 显示全部楼层
alexwang 发表于 2018-8-17 20:58
# O7 W; `. M$ \工艺方面,间距太小会影响阻抗(共面阻抗概念)
6 Q9 k5 T7 g: P& G) \, [2 k" q' y! w) |
感谢指导3 {. d! x* _* E: L7 m1 l% G
' S) t8 d4 p& K5 R5 T& |4 g
但是一般对阻抗有要求的都会单独处理,9 z. V. L! }3 c$ S* J" i) Z: a+ h
大部分走线其实对阻抗要求不明显,
# T! s7 x$ v8 ~9 Q1 J% B; X1 z/ {无需考虑共面阻抗的影响。是否还有其他
9 R. x7 y  V6 U- f0 S: ~4 y原因?比如工艺方面,具体指什么?
, v! ~. u/ H6 f0 Q9 M3 I$ e! f
. j; D7 M  i& p, p
5 F- p6 [' j$ ~( X0 c  O

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-10-14 23:53 来自手机 | 显示全部楼层
不是太清楚原因,我们的要求是铜箔之间最少20mil
头像被屏蔽

禁止发言

发表于 2018-10-31 13:09 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽

二级会员(20)

Rank: 2Rank: 2

发表于 2018-11-28 21:38 | 显示全部楼层
学习

二级会员(20)

Rank: 2Rank: 2

发表于 2018-11-30 15:15 | 显示全部楼层
我觉得一般铺铜的是GND或者是电之类的,肯定要求间距稍微大点,安全写。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365 ( 粤ICP备18020198号 )

GMT+8, 2018-12-16 18:58 , Processed in 0.119123 second(s), 31 queries , Gzip On.

Powered by Discuz! X3.2

© 2001-2013 Comsenz Inc.

快速回复 返回顶部 返回列表