找回密码
 注册

扫一扫,访问微社区

3月2日EDA365公益活动开始报名
查看: 294|回复: 7

为什么铺铜间距要大于布线间距?

[复制链接]

五级会员(50)

Rank: 5

发表于 2018-8-17 17:52 | 显示全部楼层 |阅读模式

EDA365欢迎您登录!

您需要 登录 才可以下载或查看,没有帐号?注册

x
了解了一下PCB制作工艺,很多说法都是要求铺铜间距大于布线间距,
; N( a( r: [# e. \* L0 Z比如布线间距可以做到4mil,但是铺铜间距要求10mil。+ ?& R- M9 X) q5 C
请教各路大神,为什么铺铜间距要大于布线间距?
% q# R! b$ p4 H+ E+ `4 h) `
: s  s: Z; B& J( h2 h
  T) R8 ^  l7 [& h: C
发表于 2018-8-17 20:58 | 显示全部楼层
工艺方面,间距太小会影响阻抗(共面阻抗概念)

点评

感谢指导 但是一般对阻抗有要求的都会单独处理, 大部分走线其实对阻抗要求不明显, 无需考虑共面阻抗的影响。是否还有其他 原因?比如工艺方面,具体指什么?  详情 回复 发表于 2018-8-20 09:52

五级会员(50)

Rank: 5

 楼主| 发表于 2018-8-20 09:52 | 显示全部楼层
alexwang 发表于 2018-8-17 20:58
5 D# a! _( T$ Y# M0 f: W& \) g工艺方面,间距太小会影响阻抗(共面阻抗概念)
( E. @; {' J" r& G' g7 D( t
感谢指导
: n6 c: d8 f2 [" U" q2 J2 {4 a! L; i0 }
但是一般对阻抗有要求的都会单独处理,% h1 _5 X# w  W( [
大部分走线其实对阻抗要求不明显,
. w  @. K2 p/ v* P: R无需考虑共面阻抗的影响。是否还有其他% L' R# I; w5 l9 c2 l
原因?比如工艺方面,具体指什么?2 `+ @! y, ~8 L" Q

3 G3 q: X: u1 ?# }
% h1 r7 M* }" T# m6 N, O* p- x

三级会员(30)

Rank: 3Rank: 3Rank: 3

发表于 2018-10-14 23:53 来自手机 | 显示全部楼层
不是太清楚原因,我们的要求是铜箔之间最少20mil
头像被屏蔽

禁止发言

发表于 2018-10-31 13:09 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽

二级会员(20)

Rank: 2Rank: 2

发表于 2018-11-28 21:38 | 显示全部楼层
学习

二级会员(20)

Rank: 2Rank: 2

发表于 2018-11-30 15:15 | 显示全部楼层
我觉得一般铺铜的是GND或者是电之类的,肯定要求间距稍微大点,安全写。

二级会员(20)

Rank: 2Rank: 2

发表于 2019-1-10 15:09 | 显示全部楼层
铜皮间距大,个人觉得可能是为了安全吧,怕正负一起距离近容易短路烧坏!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

EDA365公众号

关于我们|手机版|EDA365电子论坛网 ( 粤ICP备18020198号 )

GMT+8, 2019-2-21 16:05 , Processed in 0.078128 second(s), 25 queries , Gzip On.

深圳市墨知创新科技有限公司

地址:深圳市南山区科技生态园1区2栋A座905 电话:0755-86548505

快速回复 返回顶部 返回列表